藤原 秀雄 | 奈良先端科学技術大学院大学 情報科学研究科

スポンサーリンク

概要

• 藤原 秀雄の詳細を見る
• 同名の論文著者
• 奈良先端科学技術大学院大学 情報科学研究科の論文著者

関連著者

• 藤原 秀雄

  奈良先端科学技術大学院大学 情報科学研究科

• 井上 美智子

  奈良先端科学技術大学院大学

• 井上 美智子

  奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest

• 大竹 哲史

  奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構 Crest

• 井上 美智子

  奈良先端科学技大学院大学

• 井上 美智子

  奈良先端科学技術大学院大学情報科学研究科

• 増澤 利光

  奈良先端科学技術大学院大学情報科学研究科

• 大竹 哲史

  奈良先端科学技術大学院大学,情報科学研究科

• 藤原 秀雄

  奈良先端科学技術大学院大学情報科学研究科

• 大竹 哲史

  奈良先端科学技術大学院大学情報科学研究科

• 米田 友和

  奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest

• 米田 友和

  奈良先端科学技大学院大学

• 和田 弘樹

  株式会社日立製作所中央研究所システムlsi研究部

• 和田 弘樹

  奈良先端科学技術大学院大学 情報科学研究科

• 米田 友和

  奈良先端科学技術大学院大学情報科学研究科

• 井上 智生

  奈良先端科学技術大学院大学 情報科学研究科

• 米田 友和

  奈良先端科学技術大学院大学 情報科学研究科

• 細川 利典

  日本大学生産工学部

• 玉本 英夫

  秋田大学工学資源学部情報工学科

• 藤原 克哉

  秋田大学工学資源学部情報工学科

• 井上 智生

  広島市立大学大学院情報科学研究科

• 増澤 利光

  大阪大学大学院情報科学研究科

• 藤原 克哉

  秋田大学大学院工学資源学研究科情報工学専攻

• 永井 慎太郎

  奈良先端科学技術大学院大学情報科学研究科

• 玉本 英夫

  秋田大学大学院工学資源学研究科

• 藤原 暁宏

  九州工業大学大学院情報工学研究院

• 神戸 和子

  奈良先端科学技術大学院大学 情報科学研究科

• 岩垣 剛

  北陸先端科学技術大学院大学情報科学研究科

• 山口 賢一

  奈良先端科学技術大学院大学情報科学研究科;(現)奈良工業高等専門学校情報工学科

• 市原 英行

  広島市立大学大学院情報科学研究科

• 片山 喜章

  奈良先端科学技術大学院大学情報科学センター

• 守屋 宣

  奈良先端科学技術大学院大学情報科学研究科

• 岩垣 剛

  奈良先端科学技術大学院大学情報科学研究科

• 山口 賢一

  奈良先端科学技術大学院大学情報科学研究科

• 井上 智生

  広島市立大学大学院 情報科学研究科

• 市原 英行

  広島市立大学大学院 情報科学研究科

• 井上 智生

  広島市立大学情報科学部

• 石水 隆

  近畿大学 理工学部 情報学科

• 高橋 智也

  奈良先端科学技術大学院大学情報科学研究科

• 石水 隆

  奈良先端科学技術大学院大学情報科学研究科

• 浮穴 学慈

  奈良先端科学技術大学院大学情報科学研究科

• 浮穴 学慈

  奈良先端科学技術大学院大学情報科学研究科:(現)高松大学経営学部

• 片山 喜章

  名古屋工業大学大学院工学研究科情報工学専攻

• 岡本 直己

  広島市立大学大学院情報科学研究科

• 細川 利典

  松下電器産業株式会社半導体開発本部

• 高崎 智也

  奈良先端科学技術大学院大学 情報科学研究科

• 吉川 祐樹

  奈良先端科学技術大学院大学情報科学研究科

• 吉川 祐樹

  奈良先端科学技術大学院大学, 情報科学研究科

• 平岡 敏洋

  松下電器産業株式会社半導体開発本部:(現)京都大学大学院情報学研究科

• 福田 雄介

  奈良先端科学技術大学院大学 情報科学研究科

• 横山 真也

  奈良先端科学技術大学院大学情報科学研究科

• 岩田 大志

  奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構 Crest

• 井上 諒一

  日本大学大学院生産工学研究科

• 中里 昌人

  奈良先端科学技術大学院大学 情報科学研究科

• 田中 裕

  奈良先端科学技術大学院大学 情報科学研究科

• 矢葺 光佑

  奈良先端科学技術大学院大学情報科学研究科

• 村田 優

  奈良先端科学技術大学院大学情報科学研究科

• 田村 秋雄

  広島市立大学情報科学部

• 岩田 浩幸

  奈良先端科学技術大学院大学

• 吉田 宜司

  奈良先端科学技術大学院大学,情報科学研究科

• 黄 佳儀

  マレーシア工科大学

• 三浦 友和

  広島市立大学大学院 情報科学研究科

• 長谷川 学

  奈良先端科学技術大学院大学情報科学研究科

• 清水 祐紀

  奈良先端科学技術大学院大学情報科学研究科

• 須田 克朗

  奈良先端科学技術大学院大

• Das K

  ジャダプール大学計算機科学・工学科

• 井筒 稔

  奈良先端科学技術大学院大学情報科学研究科:(現)株式会社日立製作所ソフトウェア事業部企画本部生産技術部

• 吉田 宜司

  奈良先端科学技術大学院大学 情報科学研究科

• サルージャ ケーワルk.

  Department Of Electrical And Computer Engineering University Of Wisconsin - Madison

• Saluja Kewal

  ウィスコンシン大学

• Saluja Kewal

  ウィスコンシン大学マディソン校

• Saluja Kewal

  Univ. Of Wisconsin-madison Dept. Of Electrical And Computer Engineering

• 佐野 ちいほ

  奈良先端科学技術大学院大学情報科学研究科

• Saluja Kewal

  ウイスコンシン大学

• Das Debesh

  ジャダプール大学計算機科学・工学科

• 上田 英一郎

  奈良先端科学技術大学院大学

• 大坪 裕

  奈良先端科学技術大学院大学情報科学研究科

• 福井 祥光

  シャープ株式会社IC事業本部

• 道西 博行

  岡山理科大学工学部

• 岡本 卓爾

  岡山大学工学部

• オビエン マリー

  奈良先端科学技術大学院大学情報科学研究科

• 林 邦彦

  奈良先端科学技術大学院大学情報科学研究科:(現)松下電器産業株式会社

• 岩田 大志

  奈良先端科学技術大学院大学,情報科学研究科

• 岡 伸也

  広島市立大学大学院情報科学研究科

• 横平 徳美

  岡山大学工学部情報工学科

• 大堀 力

  奈良先端科学技術大学院大学情報科学研究料

• 横平 徳美

  岡山大学工学部

• 横平 徳美

  岡山大学工学部通信ネットワーク工学科

• Ooi Chiayee

  マレーシア工科大学

• 藤原 浩顕

  日本大学大学院生産工学研究科

• 大堀 力

  奈良先端科学技術大学院大学情報科学研究科:(現)(株)nttデータ

• Saluja Kewal

  Department Of Electrical And Computer Engineering University Of Wisconsin-madison

• Gizdarski E

  Univ. Rousse Rousse Bgr

• Gizdarski Emil

  奈良先端科学技術大学院大学情報科学研究科:department Of Computer Systems University Of Rousse Blugaria

• Gizdarski Emil

  奈良先端科学技術大学院大学 情報科学研究科

• 三原 隆宏

  三菱電機コントロールソフトウェア株式会社

• 大谷 浩平

  三洋電機株式会社コンポーネント企業グループセミコンダクターカンパニー

• 三輪 俊二郎

  Necエレクトロニクス第一カスタムlsi事業部

• 東村 剛嗣

  奈良先端科学技術大学院大学情報科学研究科:(現)日本ibm株式会社

• 神野 元彰

  奈良先端科学技術大学院大学情報科学研究科:(現)三菱電機株式会社

• 道西 博行

  岡山理科大学工学部電気電子システム学科

• 高畠 勝之

  奈良先端科学技術大学院大学 情報科学研究科

• Saluja Kewal

  Department Of Electrical & Computer Engineering Uw-madison

• 藤原 秀雄

  大阪学院大学情報学部

• 野中 聡

  旭川医科大学耳鼻咽喉科・頭頸部外科学講座

• 石田 芳也

  北見赤十字病院耳鼻咽喉科・頭頸部外科

• 林 達哉

  旭川医科大学耳鼻咽喉科・頭頸部外科学講座

• 佐藤 泰朗

  奈良先端科学技術大学院大学情報科学研究科

• SALUJA KEWAL

  Department of Electrical and Computer Engineering, University of Wisconsin-Madison

• 梶原 誠司

  九州工業大学情報工学部電子情報工学科

• 鈴木 健司

  奈良先端科学技術大学院大学情報科学研究科

• 市原 英行

  広島市立大学情報科学部

• 竹谷 啓

  奈良先端科学技術大学院大学情報科学研究科

• 中村 芳行

  NECエレクトロニクス(株)生産本部テスト評価技術部

• 岡本 紘征

  奈良先端科学技術大学院大学

• 松井 博義

  奈良先端科学技術大学院大学 情報科学研究科

• 米澤 友紀

  松下電器産業(株)半導体開発本部ITシステムLSI開発センター

• 三浦 幸也

  首都大学東京

• 藤原 秀雄

  奈良先端科学技術大学院大学:独立行政法人科学技術振興機構

• OOI Chia

  マレーシア工科大学

• 伊達 博

  株式会社システム・ジェイディー

• 片山 喜章

  情報科学研究科

• 山崎 浩司

  奈良先端科学技術大学院 大学情報科学研究科

• 鈴木 和博

  奈良先端科学技術大学院大学 情報科学研究科

• 寺田 雅人

  奈良先端科学技術大学院大学情報科学研究科

• 梶原 誠司

  九州工業大学:jst Crest

• 藤原 秀雄

  日本大学生産工学部

• 山形 信博

  奈良先端科学技術大学院大学 情報科学研究科

• シン ヴィレンドラ

  奈良先端科学技術大学院大学情報科学研究科

• 帆足 尚孝

  奈良先端科学技術大学院大学情報科学研究科

• 吉田 大輔

  (株)日立製作所汎用コンピューター事業部

• 中村 芳行

  奈良先端科学技術大学院大学

• Das Debesh

  Dept. of Comp. Sc. and Engg. Jadavpur University

• 村岡 道明

  半導体理工学研究センター

• 増沢 利光

  奈良先端科学技術大学院大学情報科学研究科

• 井上 諒一

  日本大学生産工学部

• 道西 博行

  岡山大学大学院自然科学研究科

• 道西 博行

  岡山大学工学部情報工学科

• 増田 公彦

  奈良先端科学技術大学院大学情報科学研究科

• 埜田 健治

  奈良先端科学技術大学院 大学情報科学研究科

• 玉本 英夫

  奈良先端科学技術大学院大学情報科学研究科

• 玉本 英夫

  秋田大学大学院工学資源学研究科情報工学専攻

• 中尾 良

  奈良先端科学技術大学院大学情報科学研究科

• 植本 雄一

  奈良先端科学技術大学院大学情報科学研究科

• 伊達 博

  半導体理工学研究センター

• 米澤 友紀

  松下電器産業株式会社

• 細川 利典

  日本大学生産工学部数理情報工学科半導体理工学研究センター

• 今西 真博

  奈良先端科学技術大学院大学情報科学研究科

• 梶原 誠司

  九州工業大学:独立行政法人科学技術振興機構

• 梅谷 真也

  奈良先端科学技術大学院大学 情報科学研究科

• 宮崎 政英

  半導体理工学研究センター

• 藤井 貴晴

  奈良先端科学技術大学院大学

• K.DAS Debesh

  ジャダプール大学計算機科学・工学科

• DAS K

  Dept. of Comp. Sc, and Engg, Jadavpur University

• 池田 直嗣

  奈良先端科学技術大学院大学情報科学研究科

• 長谷川 宗士

  奈良先端科学技術大学院大学情報科学研究科

• 三浦 幸也

  首都大学東京システムデザイン学部

• OOI ChiaYee

  Faculty of Electrical Engineering, University of Technology Malaysia

• 井上 智生

  広島私立大学情報科学部

• 大谷 浩平

  奈良先端科学技術大学院大学 情報科学研究科

• 三輪 俊二郎

  奈良先端科学技術大学院大学 情報科学研究科

• 三原 隆宏

  奈良先端科学技術大学院大学情報科学研究科

• 堀 慧悟

  奈良先端科学技術大学院大学情報科学研究科

• 小副川 絵美子

  奈良先端科学技術大学院大学,情報科学研究科

• 堀 慧悟

  奈良先端科学技術大学院大学情報科学研究科:科学技術推進機構crest

• 小副川 絵美子

  奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest

• 岡本 紘征

  奈良先端科学技術大学院大学 情報科学研究科 情報処理学専攻

• 増澤 科光

  奈良先端科学技術大学院大学 情報科学研究科

• 高桑 寿一

  奈良先端科学技術大学院大学情報科学研究科

• 嵯峨 佑介

  奈良先端科学技術大学院大学情報科学研究科

• 高畠 勝之

  NTT北陸マルチメディア推進本部

• 梶原 誠司

  九州工業大学

• 三浦 幸也

  首都大学東京システムデザイン学部情報通信システム工学コース:独立行政法人科学技術振興機構crest

• 藤原 暁宏

  奈良先端科学技術大学院大学情報科学研究科

• Ooi Chia

  Faculty of Electrical Engineering, University of Technology Malaysia

• 吉田 大輔

  (株)日立製作所横浜研究所

もっと見る 閉じる

著作論文

• セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (コンカレント工学)
• セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (信号処理)
• セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (VLSI設計技術)
• セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (回路とシステム)
• 部分スルー可検査性に基づく順序回路のテスト生成法(ディペンダブルコンピューティング)
• 共有メモリシステムにおける調停木スキップ相互排除アルゴリズム
• マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
• マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地-)
• セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成
• 内蔵プロセッサを利用したマイクロコントローラのテスト高速化に関する考察
• BISTにおける高品質遅延故障テストのためのシード選択法(遅延故障テスト,VLSI設計とテスト及び一般)
• セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成(ディペンダブルコンピューティング)
• マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
• セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
• セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
• CAS2010-6 セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
• セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
• C素子スキャンパスを用いた非同期式順序回路に対する完全スキャン設計法(設計/テスト/検証)
• AI-1-7 フィールド高信頼化のための回路・システム機構(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
• 状態並列に基づく順序回路テスト生成の並列処理について
• 安定後の1故障を考慮したリングでの自己安定相互排除プロトコル
• 安定後の1故障を考慮したリングでの自己安定相互排除プロトコル
• 直交順序を保存する方形の最小面積非交差再配置問題
• 直交順序を保存する矩形の非交差再配置問題について
• 動作記述を用いた順序テスト生成およびテスト容易化バインディング(高位設計2,デザインガイア2010-VLSI設計の新しい大地-)
• 動作記述を用いた順序テスト生成およびテスト容易化バインディング(高位設計2,デザインガイア2010-VLSI設計の新しい大地-)
• 非パイプラインプロセッサの命令レベル自己テストのためのテスト容易化設計(上流DFT,VLSI設計とテスト及び一般)
• 縮退故障とパス遅延故障のためのプロセッサの命令レベル自己テスト法(LSIのテスト・診断技術論文)
• パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• プロセッサ自己テストのためのコントローラ入力時相空間制約(VLSI設計とテスト)
• データフローを考慮したプロセッサ自己テストのためのテンプレート生成(VLSI設計とテスト)
• 分散移動システムにおけるスナップショット・アルゴリズム
• SREEP : SR等価回路を用いたセキュアスキャン設計支援ツール(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
• SREEP : SR等価回路を用いたセキュアスキャン設計支援ツール(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
• BISTの故障を考慮した故障検出率と市場不良率の関係(ディペンダブルソフトウェアとネットワーク及び一般)
• PD-3-5 組合せテスト生成複雑度と非スキャンテスト容易化設計法
• 選択問題を解くBSPモデル及びBSP^*モデル上の並列アルゴリズム
• 2値画像上の全最近点を求めるBSPモデル上の並列アルゴリズム
• CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム
• CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム
• CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム(並列・分散)
• 選択問題を解くBSPモデルおよびBSPモデル上の並列アルゴリズム
• 故障推定機能を利用した永久故障に耐性のある自己安定プロトコル
• テスト実行時の温度均一化のためのテストパターン並び替え法(Iddqテスト・温度均一化,VLSI設計とテスト及び一般)
• 無閉路部分スキャン設計に基づくデータパスのテスト容易化高位合成におけるバインディング手法
• 無閉路部分スキャン設計を指向したデータパスのテスト容易化高位合成
• 内部平衡構造に基づく部分スキャン設計法に関する考察
• 組合せテスト生成複雑度でテスト生成可能な順序回路構造とその応用
• 組合せテスト生成可能な拡張部分スキャン設計
• 組合せテスト生成複雑度でテスト生成可能な順序回路
• 時間展開モデルを用いた無閉路順序回路のテスト系列圧縮方法 (テストと設計検証論文特集)
• 時間展開モデルを用いた無閉鎖順序回路のテスト系列圧縮について
• 時間展開モデルを用いた無閉路順序回路のテスト系列圧縮について
• 時間展開モデルを用いた無閉鎖順序回路のテスト系列圧縮について
• 木ネットワーク上のヒープ順序構成自己安定プロトコル
• 木ネットワークでヒープ順序を実現する自己安定プロトコル (計算機科学の基礎理論 : 21世紀の計算パラダイムを目指して)
• ヒープ順序づき木を構成する自己安定プロトコル
• メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング(VLSIのテストII,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング(VLSIのテストII,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング
• 消費電力を考慮したマルチクロックドメイン SoC のテストスケジューリング(スケジューリング, VLSI 設計とテスト及び一般)
• テスト長制約下での欠陥検出率向上のための状態可観測なFSMのテスト生成法(上流テスト・テスト圧縮,VLSI設計とテスト及び一般)
• 状態可観測なFSMの故障非依存/依存テスト生成法(上流DFT,VLSI設計とテスト及び一般)
• テーブル参照型FPGAにおける論理ブロックの検査法
• テーブル参照型FPGAのテスト
• 完全故障検出効率を保証するRTLデータパスの部分強可検査性に基づくテスト容易化設計法(半導体テスト,ディペンダブルコンピューティング論文)
• 完全故障検出効率を保証するデータパスの部分強可検査設計
• 完全故障検出効率を保証するデータパスの部分強可検査設計(上流 DFT, VLSI 設計とテスト及び一般)
• セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成について(安全性及び一般)
• RTLパス数最小化のためのリソースバインディング法(スキャンテスト・テスト容易化高位合成,VLSI設計とテスト及び一般)
• 2値画像の重みつき距離変換を行なう並列アルゴリズム
• 無閉路可検査順序回路のクラス拡張に関する考察(セッション4 : オーバテストとテスト生成複雑度, VLSI設計とテスト及び一般)
• 消費電力を考慮したマルチクロックドメインコアに対する再構成可能ラッパー設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 消費電力を考慮したマルチクロックドメインコアに対する再構成可能ラッパー設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 消費電力を考慮したマルチクロックドメインコアに対する再構成可能ラッパー設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 消費電力を考慮したマルチクロックドメインコアに対する再構成可能ラッパー設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 再構成可能結合ラッパーを用いた SoC のテストスケジューリング(スケジューリング, VLSI 設計とテスト及び一般)
• 同位相構造に基づく特定用途を考慮したFPGA相互接続遅延テスト(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 同位相構造に基づく特定用途を考慮したFPGA相互接続遅延テスト(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 同位相構造に基づく特定用途を考慮したFPGA相互接続遅延テスト(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 同位相構造に基づく特定用途を考慮したFPGA相互接続遅延テスト(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 単一端子変化遅延テストに基づくデータパスのテスト容易化設計
• 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 非同期共有メモリシステムにおける適応型繰り返し改名アルゴリズム
• レジスタ転送レベルデータパスの単一制御並行可検査性に基づく組込み自己テスト法
• 演算器の強可検査性を保証するテスト容易化高位合成
• 固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法
• レジスタ転送レベルデータパスの単一制御並行可検査性に基づく組込み自己テストについて
• レジスタ転送レベルデータパスの単一制御並行可検査性に基づく組込み自己テストについて
• レジスタ転送レベルデータパスの単一制御可検査性に基づく組込み自己テスト容易化設計法
• 強可検査性に基づくテスト容易化高位合成
• 強可検査性に基づくテスト容易化高位合成
• 強可検査性に基づくテスト容易化高位合成
• 単一制御可検査性に基づくレジスタ転送レベルデータパスの組込み自己テスト容易化設計法
• 単一制御可検査性に基づくレジスタ転送レベルデータパスの組込み自己テスト容易化設計法
• 固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法
• 固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法
• 固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法
• 完全故障検出効率を保証するレジスタ転送レベルでの非スキャンテスト容易化設計法
• 完全故障検出効率を保証するレジスタ転送レベルでの非スキャンテスト容易化設計法
• 完全故障検出効率を保証するレジスタ転送レベルでの非スキャンテスト容易化設計法
• 完全故障検出効率を保証するデータパスの非スキャンテスト容易化設計法 (テストと設計検証論文特集)
• 完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法
• SoCのテスト実行時間最短化を目標としたコアのDFT選択手法(VLSI設計とテスト)
• ADDを用いたテスト環境生成問題について(高位合成及び検証,信号処理,LSI,及び一般)
• テスト生成の並列処理における性能解析について
• 共有メモリマルチプロセッサシステムにおける同期時間最適な無待機時計合せプロトコル(情報基礎理論ワークショップ(LAシンポジウム)論文小特集)
• 線形化可能な分散共有メモリの無待機な実現 (新しいパラダイムとしてのアルゴリズム工学)
• 線形化可能性を保証する分散共有メモリの無待機な実現
• 線形化可能性を保証する共有オブジェクトの無待機な実現
• 共有メモリシステムにおける同期時間最適な自己安定無待機時計合わせプロトコル
• 共有メモリマルチプロセッサシステムにおける同期時間最適な無待機時計合わせプロトコル
• 共有メモリマルチプロセッサシステムにおける同期時間最適な無待機時計合わせプロトコル
• 自律移動ロボット群のための停止故障耐性のある分散型問題解法
• 無閉路部分スキャン設計を指向した高位合成におけるスケジューリングについて
• 無閉路部分スキャン設計を指向した高位合成におけるスケジューリングについて
• 無閉路部分スキャン設計を指向した高位合成におけるスケジューリングについて
• 弱可検査性を考慮したデータパスの高位合成
• ホールド機能を考慮した順序回路の部分スキャン設計法
• ホールド機能を考慮した順序回路のテスト容易化設計法
• 内蔵プロセッサを利用したマイクロコントローラのテスト高速化に関する考察
• テスト実行時間削減のためのデータパスの強可検査性に基づくテスト容易化設計法
• レジスタ転送レベルでのデータフロー依存型回路の階層テスト容易化設計法(システムLSIの設計技術と設計自動化)
• 拡張データフローグラフを用いたRTレベルデータパスの階層テスト容易化設計法
• 拡張データフローグラフを用いたRTレベルデータパスの階層テスト容易化設計法
• 拡張データフローグラフを用いたRTレベルデータパスの階層テスト容易化設計法
• 分散移動システムにおける全域チェックポイントについて
• ADDを用いたテスト環境生成問題について(高位合成及び検証,信号処理,LSI,及び一般)
• ADDを用いたテスト環境生成問題について(高位合成及び検証,信号処理,LSI,及び一般)
• ホールド機能を考慮した順序回路のテスト容易化設計法
• 機能等価性情報を用いたRTL-GLパスマッピングの一手法(高位合成及び検証,信号処理,LSI,及び一般)
• 高位合成情報を用いたRTLフォールスパス判定(上流テスト・テスト圧縮,VLSI設計とテスト及び一般)
• 平衡構造を利用した安全なスキャン設計(スキャンテスト,VLSI設計とテスト及び一般)
• プロセッサの命令レベル自己テストのためのテスト容易化設計(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• プロセッサの命令レベル自己テストのためのテスト容易化設計(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• 分散移動システムのための前後関係保存放送プロトコル
• 分散移動システムにおける前後関係保存放送プロトコル
• 単一故障仮定のもとで組合せテスト生成複雑度をもつ順序回路にクラス
• 完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法
• テスト実行時における初期温度均一化のためのパターン生成法(フィールドテスト・製造ばらつき,VLSI設計とテスト及び一般)
• メッシュ上でユークリッド距離変換を行う並列アルゴリズム
• 高精度遅延テストのためのテストパターン生成法(テスト生成,VLSI設計とテスト及び一般)
• テスト容易化合成情報に基づく順序回路テスト生成の高速化(テスト生成, VLSI 設計とテスト及び一般)
• テスト生成における並列処理の最適なシステム構成について
• ホールド制御削減のための階層テスト容易化設計法(上流 DFT, VLSI 設計とテスト及び一般)
• 強可検査性に基づくデータパスのテストプラン生成アルゴリズムの改良について(VLSIの設計/検証/テスト及び一般テスト)
• 強可検査性に基づくデータパスのテストプラン生成アルゴリズムの改良について(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 強可検査性に基づくデータパスのテストプラン生成アルゴリズムの改良について(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 強可検査性に基づくデータパスのテストプラン生成アルゴリズムの改良について(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 縮退故障のテスト生成アルゴリズムを用いたパス遅延故障に対するテスト生成法(テスト手法, LSIのテスト・診断技術論文)
• 縮退故障のテスト生成アルゴリズムを用いたパス遅延故障に対するテスト生成法
• 機能等価性情報を用いたRTL-GLパスマッピングの一手法(高位合成及び検証,信号処理,LSI,及び一般)
• 機能等価性情報を用いたRTL-GLパスマッピングの一手法(高位合成及び検証,信号処理,LSI,及び一般)
• 不連続再収斂順序回路の遅延故障に対するテスト生成法(フォールトトレランス)
• コントローラの遅延故障に対するテスト容易化設計の一手法
• コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• コントローラの遅延故障に対するテスト容易化設計の一手法
• 不連続再収斂構造に基づくパス遅延故障に対する部分拡張スキャン設計法
• 非停止永久故障に耐性を有する自己安定生成木構成プロトコル
• 非停止永久故障に耐性を有する自己安定生成木構成プロトコル
• k-無待機な自己安定k-相互排除プロトコル
• 組合せテスト生成複雑度でパス遅延故障テスト生成可能な順序回路のクラス(フォールトトレランス)
• 組合せテスト生成複雑度でパス遅延故障テスト生成可能な順序回路のクラス
• L/H型レジスタを有する無閉路順序回路に対するテスト生成法
• 状態可観測な不完全記述 FSM の機能テスト法(上流 DFT, VLSI 設計とテスト及び一般)
• 組合せATPGに基づくRTレベル部分スキャン設計法
• 弱可検査性のための設計目標抽出を利用したデータパス高位合成
• 弱可検査性のための設計目標抽出を利用したデータパス高位合成
• ホールドとスイッチの機能を考慮した内部平衡構造(フォールトトレランス)
• ホールドとスイッチの機能を考慮した内部平衡構造
• ビット幅調整機能を用いたデータパスのテスト容易化設計法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• ビット幅調整機能を用いたデータパスのテスト容易化設計法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• ビット幅調整機能を用いたデータパスのテスト容易化設計法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• ビット幅調整機能を用いたデータパスのテスト容易化設計法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• レジスタ転送レベル回路に対する連続透明化設計法(ディペンダブルコンピューティング)
• システムオンチップのインターコネクトに対する2パターン可検査化設計(ディペンダブルソフトウェアとネットワーク及び一般)
• 完全故障検出効率を保証するレジスタ転送レベルでの非スキャンテスト容易化設計法
• 消費電力を考慮した連続可検査性に基づくシステムオンチップの面積オーバヘッドとテスト実行時間の相互最適化(VLSI設計とテスト)
• スルー演算を用いた非スキャン方式によるデータパスのテスト容易化設計
• スルー演算を用いた非スキャン方式によるデータパスのテスト容易化設計
• 単一故障仮定のもとで組合せテスト生成複雑度をもつ順序回路にクラス
• 階層BIST : 低いオーバヘッドを実現するTest-per-clock方式BIST(フォールトトレランス)
• 階層BIST : 低オーバヘッドを実現するTest-per-clock BIST
• 階層BIST : 低オーバヘッドを実現するTest-per-clock BIST
• 階層BIST : 低オーバヘッドを実現するTest-per-clock BIST
• レジスタ転送レベル回路に対するテストプラン埋め込み型テスト容易化設計法
• コントローラの機能を利用したデータパスのテスト容易化設計
• SD-2-11 上流からのテスト容易化設計
• SD-2-10 完全スキャン設計と等価な部分スキャン設計
• シフトレジスタ準等価な回路を用いたセキュアでテスト容易なスキャン設計について(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
• シフトレジスタ準等価な回路を用いたセキュアでテスト容易なスキャン設計について(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)

もっと見る 閉じる

スポンサーリンク