大竹 哲史 | 奈良先端科学技術大学院大学情報科学研究科
スポンサーリンク
概要
関連著者
-
藤原 秀雄
奈良先端科学技術大学院大学 情報科学研究科
-
大竹 哲史
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構 Crest
-
大竹 哲史
奈良先端科学技術大学院大学情報科学研究科
-
大竹 哲史
奈良先端科学技術大学院大学,情報科学研究科
-
井上 美智子
奈良先端科学技術大学院大学情報科学研究科
-
井上 美智子
奈良先端科学技術大学院大学
-
井上 美智子
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest
-
井上 美智子
奈良先端科学技大学院大学
-
岩田 大志
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構 Crest
-
中里 昌人
奈良先端科学技術大学院大学 情報科学研究科
-
吉川 祐樹
奈良先端科学技術大学院大学情報科学研究科
-
矢葺 光佑
奈良先端科学技術大学院大学情報科学研究科
-
吉川 祐樹
奈良先端科学技術大学院大学, 情報科学研究科
-
藤原 秀雄
奈良先端科学技術大学院大学情報科学研究科
-
米田 友和
奈良先端科学技術大学院大学情報科学研究科
-
米田 友和
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest
-
米田 友和
奈良先端科学技術大学院大学 情報科学研究科
-
米田 友和
奈良先端科学技大学院大学
-
岩田 浩幸
奈良先端科学技術大学院大学
-
岩田 大志
奈良先端科学技術大学院大学,情報科学研究科
-
村田 優
奈良先端科学技術大学院大学情報科学研究科
-
神戸 和子
奈良先端科学技術大学院大学 情報科学研究科
-
山形 信博
奈良先端科学技術大学院大学 情報科学研究科
-
植本 雄一
奈良先端科学技術大学院大学情報科学研究科
-
大谷 浩平
三洋電機株式会社コンポーネント企業グループセミコンダクターカンパニー
-
池田 直嗣
奈良先端科学技術大学院大学情報科学研究科
著作論文
- C素子スキャンパスを用いた非同期式順序回路に対する完全スキャン設計法(設計/テスト/検証)
- 非パイプラインプロセッサの命令レベル自己テストのためのテスト容易化設計(上流DFT,VLSI設計とテスト及び一般)
- 完全故障検出効率を保証するRTLデータパスの部分強可検査性に基づくテスト容易化設計法(半導体テスト,ディペンダブルコンピューティング論文)
- 完全故障検出効率を保証するデータパスの部分強可検査設計(上流 DFT, VLSI 設計とテスト及び一般)
- RTLパス数最小化のためのリソースバインディング法(スキャンテスト・テスト容易化高位合成,VLSI設計とテスト及び一般)
- 同位相構造に基づく特定用途を考慮したFPGA相互接続遅延テスト(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 同位相構造に基づく特定用途を考慮したFPGA相互接続遅延テスト(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 同位相構造に基づく特定用途を考慮したFPGA相互接続遅延テスト(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 同位相構造に基づく特定用途を考慮したFPGA相互接続遅延テスト(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 機能等価性情報を用いたRTL-GLパスマッピングの一手法(高位合成及び検証,信号処理,LSI,及び一般)
- 高位合成情報を用いたRTLフォールスパス判定(上流テスト・テスト圧縮,VLSI設計とテスト及び一般)
- プロセッサの命令レベル自己テストのためのテスト容易化設計(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- プロセッサの命令レベル自己テストのためのテスト容易化設計(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- テスト容易化合成情報に基づく順序回路テスト生成の高速化(テスト生成, VLSI 設計とテスト及び一般)
- 縮退故障のテスト生成アルゴリズムを用いたパス遅延故障に対するテスト生成法(テスト手法, LSIのテスト・診断技術論文)
- 機能等価性情報を用いたRTL-GLパスマッピングの一手法(高位合成及び検証,信号処理,LSI,及び一般)
- 機能等価性情報を用いたRTL-GLパスマッピングの一手法(高位合成及び検証,信号処理,LSI,及び一般)
- ビット幅調整機能を用いたデータパスのテスト容易化設計法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- ビット幅調整機能を用いたデータパスのテスト容易化設計法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)