井上 美智子 | 奈良先端科学技術大学院大学情報科学研究科
スポンサーリンク
概要
関連著者
-
井上 美智子
奈良先端科学技術大学院大学情報科学研究科
-
井上 美智子
奈良先端科学技術大学院大学
-
藤原 秀雄
奈良先端科学技術大学院大学 情報科学研究科
-
井上 美智子
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest
-
井上 美智子
奈良先端科学技大学院大学
-
増澤 利光
奈良先端科学技術大学院大学情報科学研究科
-
大竹 哲史
奈良先端科学技術大学院大学,情報科学研究科
-
大竹 哲史
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構 Crest
-
大竹 哲史
奈良先端科学技術大学院大学情報科学研究科
-
神戸 和子
奈良先端科学技術大学院大学 情報科学研究科
-
藤原 暁宏
九州工業大学大学院情報工学研究院
-
守屋 宣
奈良先端科学技術大学院大学情報科学研究科
-
石水 隆
近畿大学 理工学部 情報学科
-
石水 隆
奈良先端科学技術大学院大学情報科学研究科
-
藤原 秀雄
奈良先端科学技術大学院大学情報科学研究科
-
吉川 祐樹
奈良先端科学技術大学院大学情報科学研究科
-
吉川 祐樹
奈良先端科学技術大学院大学, 情報科学研究科
-
横山 真也
奈良先端科学技術大学院大学情報科学研究科
-
米田 友和
奈良先端科学技術大学院大学情報科学研究科
-
都倉 信樹
大阪大学基礎工学部情報工学科
-
中里 昌人
奈良先端科学技術大学院大学 情報科学研究科
-
須田 克朗
奈良先端科学技術大学院大
-
井上 美智子
大阪大学基礎工学部
-
米田 友和
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest
-
米田 友和
奈良先端科学技術大学院大学 情報科学研究科
-
米田 友和
奈良先端科学技大学院大学
-
林 邦彦
奈良先端科学技術大学院大学情報科学研究科:(現)松下電器産業株式会社
-
増澤 利光
大阪大学大学院情報科学研究科
-
佐藤 泰朗
奈良先端科学技術大学院大学情報科学研究科
-
鈴木 健司
奈良先端科学技術大学院大学情報科学研究科
-
竹谷 啓
奈良先端科学技術大学院大学情報科学研究科
-
松井 博義
奈良先端科学技術大学院大学 情報科学研究科
-
山口 賢一
奈良先端科学技術大学院大学情報科学研究科;(現)奈良工業高等専門学校情報工学科
-
岩田 大志
奈良先端科学技術大学院大学,情報科学研究科
-
増澤 利光
大阪大学基礎工学部情報工学科
-
陳 慰
名古屋工業大学電気情報工学科
-
岩田 大志
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構 Crest
-
寺田 雅人
奈良先端科学技術大学院大学情報科学研究科
-
陳 慰
大阪大学基礎工学部情報工学科
-
山形 信博
奈良先端科学技術大学院大学 情報科学研究科
-
シン ヴィレンドラ
奈良先端科学技術大学院大学情報科学研究科
-
帆足 尚孝
奈良先端科学技術大学院大学情報科学研究科
-
増沢 利光
奈良先端科学技術大学院大学情報科学研究科
-
萩原 兼一
奈良先端科学技術大学院大学
-
埜田 健治
奈良先端科学技術大学院 大学情報科学研究科
-
中尾 良
奈良先端科学技術大学院大学情報科学研究科
-
植本 雄一
奈良先端科学技術大学院大学情報科学研究科
-
萩原 謙一
奈良先端科学技術大学院大学情報科学研究科
-
梅谷 真也
奈良先端科学技術大学院大学 情報科学研究科
-
池田 直嗣
奈良先端科学技術大学院大学情報科学研究科
-
長谷川 宗士
奈良先端科学技術大学院大学情報科学研究科
-
山口 賢一
奈良先端科学技術大学院大学情報科学研究科
著作論文
- 共有メモリシステムにおける調停木スキップ相互排除アルゴリズム
- BISTにおける高品質遅延故障テストのためのシード選択法(遅延故障テスト,VLSI設計とテスト及び一般)
- C素子スキャンパスを用いた非同期式順序回路に対する完全スキャン設計法(設計/テスト/検証)
- 直交順序を保存する方形の最小面積非交差再配置問題
- 直交順序を保存する矩形の非交差再配置問題について
- 非パイプラインプロセッサの命令レベル自己テストのためのテスト容易化設計(上流DFT,VLSI設計とテスト及び一般)
- 縮退故障とパス遅延故障のためのプロセッサの命令レベル自己テスト法(LSIのテスト・診断技術論文)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- プロセッサ自己テストのためのコントローラ入力時相空間制約(VLSI設計とテスト)
- データフローを考慮したプロセッサ自己テストのためのテンプレート生成(VLSI設計とテスト)
- 分散移動システムにおけるスナップショット・アルゴリズム
- 選択問題を解くBSPモデル及びBSP^*モデル上の並列アルゴリズム
- 2値画像上の全最近点を求めるBSPモデル上の並列アルゴリズム
- CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム
- CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム
- CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム(並列・分散)
- 選択問題を解くBSPモデルおよびBSPモデル上の並列アルゴリズム
- 故障推定機能を利用した永久故障に耐性のある自己安定プロトコル
- テスト実行時の温度均一化のためのテストパターン並び替え法(Iddqテスト・温度均一化,VLSI設計とテスト及び一般)
- RTLパス数最小化のためのリソースバインディング法(スキャンテスト・テスト容易化高位合成,VLSI設計とテスト及び一般)
- Cost optimal parallel algorithms for $P$-complete problems (Algorithm Engineering as a New Paradigm)
- 共有メモリシステム上でスナップショット問題を解く分散アルゴリズム
- 超立方体状ネットワークでの最小重み生成木構成分散問題のメッセージ複雑度について
- 完全ネットワークでの最小重み生成木構成分散問題のビット複雑度について
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非同期共有メモリシステムにおける適応型繰り返し改名アルゴリズム
- 共有メモリマルチプロセッサシステムにおける同期時間最適な無待機時計合せプロトコル(情報基礎理論ワークショップ(LAシンポジウム)論文小特集)
- 線形化可能な分散共有メモリの無待機な実現 (新しいパラダイムとしてのアルゴリズム工学)
- 線形化可能性を保証する分散共有メモリの無待機な実現
- 線形化可能性を保証する共有オブジェクトの無待機な実現
- 共有メモリシステムにおける同期時間最適な自己安定無待機時計合わせプロトコル
- 共有メモリマルチプロセッサシステムにおける同期時間最適な無待機時計合わせプロトコル
- 共有メモリマルチプロセッサシステムにおける同期時間最適な無待機時計合わせプロトコル
- 弱可検査性を考慮したデータパスの高位合成
- 分散移動システムにおける全域チェックポイントについて
- 高位合成情報を用いたRTLフォールスパス判定(上流テスト・テスト圧縮,VLSI設計とテスト及び一般)
- 平衡構造を利用した安全なスキャン設計(スキャンテスト,VLSI設計とテスト及び一般)
- プロセッサの命令レベル自己テストのためのテスト容易化設計(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- プロセッサの命令レベル自己テストのためのテスト容易化設計(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 階層BIST : 低オーバヘッドを実現するTest-per-clock BIST