米田 友和 | 奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest
スポンサーリンク
概要
関連著者
-
米田 友和
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest
-
藤原 秀雄
奈良先端科学技術大学院大学 情報科学研究科
-
米田 友和
奈良先端科学技術大学院大学 情報科学研究科
-
米田 友和
奈良先端科学技大学院大学
-
米田 友和
奈良先端科学技術大学院大学情報科学研究科
-
藤原 秀雄
奈良先端科学技術大学院大学情報科学研究科
-
井上 美智子
奈良先端科学技術大学院大学
-
井上 美智子
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest
-
井上 美智子
奈良先端科学技大学院大学
-
福田 雄介
奈良先端科学技術大学院大学 情報科学研究科
-
田中 裕
奈良先端科学技術大学院大学 情報科学研究科
-
井上 美智子
奈良先端科学技術大学院大学情報科学研究科
-
大竹 哲史
奈良先端科学技術大学院大学,情報科学研究科
-
吉田 宜司
奈良先端科学技術大学院大学,情報科学研究科
-
大竹 哲史
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構 Crest
-
大竹 哲史
奈良先端科学技術大学院大学情報科学研究科
-
吉田 宜司
奈良先端科学技術大学院大学 情報科学研究科
-
岩田 浩幸
奈良先端科学技術大学院大学
-
竹谷 啓
奈良先端科学技術大学院大学情報科学研究科
-
神戸 和子
奈良先端科学技術大学院大学 情報科学研究科
-
山形 信博
奈良先端科学技術大学院大学 情報科学研究科
-
中里 昌人
奈良先端科学技術大学院大学 情報科学研究科
-
増田 公彦
奈良先端科学技術大学院大学情報科学研究科
-
中尾 良
奈良先端科学技術大学院大学情報科学研究科
-
内山 哲夫
奈良先端科学技術大学院大学情報科学研究科
-
今西 真博
奈良先端科学技術大学院大学情報科学研究科
-
堀 慧悟
奈良先端科学技術大学院大学情報科学研究科
-
小副川 絵美子
奈良先端科学技術大学院大学,情報科学研究科
-
堀 慧悟
奈良先端科学技術大学院大学情報科学研究科:科学技術推進機構crest
-
小副川 絵美子
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest
-
高桑 寿一
奈良先端科学技術大学院大学情報科学研究科
-
嵯峨 佑介
奈良先端科学技術大学院大学情報科学研究科
-
森永 洋介
奈良先端科学技術大学院大学情報科学研究科
-
李 賢彬
Dept. of Computer Engineering, Hanbat National University
-
李 賢彬
Dept. Of Computer Engineering Hanbat National University
-
森永 洋介
奈良先端科学技術大学院大学 情報科学研究科
著作論文
- マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地-)
- BISTにおける高品質遅延故障テストのためのシード選択法(遅延故障テスト,VLSI設計とテスト及び一般)
- マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- 非パイプラインプロセッサの命令レベル自己テストのためのテスト容易化設計(上流DFT,VLSI設計とテスト及び一般)
- テスト実行時の温度均一化のためのテストパターン並び替え法(Iddqテスト・温度均一化,VLSI設計とテスト及び一般)
- メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング(VLSIのテストII,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング(VLSIのテストII,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング
- 消費電力を考慮したマルチクロックドメイン SoC のテストスケジューリング(スケジューリング, VLSI 設計とテスト及び一般)
- 完全故障検出効率を保証するRTLデータパスの部分強可検査性に基づくテスト容易化設計法(半導体テスト,ディペンダブルコンピューティング論文)
- 完全故障検出効率を保証するデータパスの部分強可検査設計(上流 DFT, VLSI 設計とテスト及び一般)
- 消費電力を考慮したマルチクロックドメインコアに対する再構成可能ラッパー設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 消費電力を考慮したマルチクロックドメインコアに対する再構成可能ラッパー設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 消費電力を考慮したマルチクロックドメインコアに対する再構成可能ラッパー設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 消費電力を考慮したマルチクロックドメインコアに対する再構成可能ラッパー設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 再構成可能結合ラッパーを用いた SoC のテストスケジューリング(スケジューリング, VLSI 設計とテスト及び一般)
- テスト実行時における初期温度均一化のためのパターン生成法(フィールドテスト・製造ばらつき,VLSI設計とテスト及び一般)
- 高精度遅延テストのためのテストパターン生成法(テスト生成,VLSI設計とテスト及び一般)
- レジスタ転送レベル回路に対する連続透明化設計法(ディペンダブルコンピューティング)
- システムオンチップのインターコネクトに対する2パターン可検査化設計(ディペンダブルソフトウェアとネットワーク及び一般)
- 消費電力を考慮した連続可検査性に基づくシステムオンチップの面積オーバヘッドとテスト実行時間の相互最適化(VLSI設計とテスト)
- フィールドにおける劣化検知のための動的テストスケジューリング(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)
- 連続可検査性に基づくシステムオンチップの面積オーバヘッドとテスト実行時間の相互最適化
- レジスタ転送レベル回路に対する連続透明化設計
- レジスタ転送レベル回路に対する連続透明化設計
- レジスタ転送レベル回路に対する連続透明化設計
- 連続可検査性に基づくコアベースシステムオンチップのテスト容易化設計法
- 連続可検査性に基づくコアベース・システムオンチップのテスト容易化設計法
- 連続可検査性に基づくコアベース・システムオンチップのテスト容易化設計法
- 連続可検査性に基づくコアベース・システムオンチップのテスト容易化設計法