完全故障検出効率を保証するRTLデータパスの部分強可検査性に基づくテスト容易化設計法(半導体テスト,<特集>ディペンダブルコンピューティング論文)
スポンサーリンク
概要
- 論文の詳細を見る
本論文では,レジスタ転送レベルデータパスを対象とし,完全故障検出効率を保証する非スキャン方式に基づくテスト容易化設計法を提案する.この手法では,レジスタ転送レベルデータパスの性質として部分強可検査性を定義し,それに基づくデータパスのテスト容易化設計法及びテスト生成法を提案する.提案したテスト容易化設計法は,強可検査性に基づくテスト容易化設計と比較して,大幅に面積オーバヘッド及びテスト実行時間を削減することができる.また,回路の実動作速度テストが可能であり,完全故障検出効率を達成する.
- 社団法人電子情報通信学会の論文
- 2006-08-01
著者
-
藤原 秀雄
奈良先端科学技術大学院大学 情報科学研究科
-
米田 友和
奈良先端科学技術大学院大学情報科学研究科
-
岩田 浩幸
奈良先端科学技術大学院大学
-
大竹 哲史
奈良先端科学技術大学院大学,情報科学研究科
-
大竹 哲史
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構 Crest
-
大竹 哲史
奈良先端科学技術大学院大学情報科学研究科
-
米田 友和
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構crest
-
米田 友和
奈良先端科学技術大学院大学 情報科学研究科
-
米田 友和
奈良先端科学技大学院大学
関連論文
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (コンカレント工学)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (信号処理)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (VLSI設計技術)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (回路とシステム)
- 部分スルー可検査性に基づく順序回路のテスト生成法(ディペンダブルコンピューティング)
- 共有メモリシステムにおける調停木スキップ相互排除アルゴリズム
- マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地-)
- セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成
- 内蔵プロセッサを利用したマイクロコントローラのテスト高速化に関する考察