組合せテスト生成複雑度でテスト生成可能な順序回路

概要

論文の詳細を見る
テスト容易化設計として一部のフリップフロップをスキャンフリップフロップに変更する部分スキャン設計法や、すべてのフリップフロップをスキャンフリップフロップに変更する完全スキャン設計法などが提案されている。これらの設計では、スキャンフリップフロップを等価的に外部入出力とみなせるので、スキャンフリップフロップを除いた残りの回路(核回路)に対してテスト生成を行えばよい。完全スキャン設計法では、核回路は組合せ回路となるので組合せ回路用のテスト生成アルゴリズムだけでテスト生成が可能である。一方、部分スキャン設計法では核回路にフリップフロップが残るので依然として順序回路用のテスト生成アルゴリズムを適用しなければならず、真の意味での組合せ回路レベルへのテスト容易化は達成されていない。本論文では、組合せ回路用のテスト生成アルゴリズムだけを使ってテスト生成可能となる順序回路として組合せテスト生成複雑度でテスト生成可能な順序回路のクラスを定義しその性質を明らかにする。この性質を有する回路構造として平衡構造が知られているが、本論文では平衡構造より広いクラスとして内部平衡構造を新しく導入する。さらに、組合せテスト生成複雑度でテスト生成可能な内部平衡構造の性質を利用して、部分スキャンによるテスト容易化設計への応用について考察する。核回路が内部平衡構造となるようにする部分スキャン設計では真の意味での組合せ回路レベルへのテスト容易化が達成される。また、内部平衡構造は真に平衡構造を包含することから、より少ないスキャンフリップフロップで実現可能である。
社団法人電子情報通信学会の論文
1996-03-11

組合せテスト生成複雑度でテスト生成可能な順序回路

スポンサーリンク

概要

著者

関連論文

スポンサーリンク