市原 英行 | 広島市立大学大学院 情報科学研究科
スポンサーリンク
概要
関連著者
-
市原 英行
広島市立大学大学院 情報科学研究科
-
市原 英行
広島市立大学大学院情報科学研究科
-
井上 智生
広島市立大学大学院 情報科学研究科
-
井上 智生
広島市立大学大学院情報科学研究科
-
市原 英行
広島市立大学情報科学部
-
井上 智生
広島市立大学情報科学部
-
吉川 祐樹
広島市立大学大学院情報科学研究科
-
岩垣 剛
広島市立大学大学院 情報科学研究科
-
岩垣 剛
北陸先端科学技術大学院大学情報科学研究科
-
岩垣 剛
広島市立大学大学院情報科学研究科
-
新谷 道広
(株)半導体理工学研究センター
-
藤原 秀雄
奈良先端科学技術大学院大学 情報科学研究科
-
新谷 道広
広島市立大学大学院情報科学研究科
-
新谷 道広
京都大学大学院情報学研究科
-
田村 秋雄
広島市立大学情報科学部
-
細川 利典
日本大学生産工学部
-
岡本 直己
広島市立大学大学院情報科学研究科
-
志水 昂
広島市立大学大学院情報科学研究科
-
川原 侑大
広島市立大学大学院 情報科学研究科
-
小原 敏敬
広島市立大学情報科学部
-
深澤 祐樹
広島市立大学大学院情報科学研究科
-
越智 正邦
広島市立大学情報科学部
-
岡 伸也
広島市立大学大学院情報科学研究科
-
藤恵 里司
広島市立大学大学院情報科学研究科
-
野地 亮志
広島市立大学大学院情報科学研究科
-
怒和 友美
広島市立大学大学院情報科学研究科
-
上田 健司
広島市立大学大学院情報科学研究科
-
天野 雄二郎
広島市立大学大学院情報科学研究科
-
Ooi Chiayee
マレーシア工科大学
-
岩本 由香
広島市立大学大学院情報科学研究科
-
邊見 勇登
広島市立大学大学院情報科学研究科
-
三上 雄大
広島市立大学大学院情報科学研究科
-
藤恵 里司
広島市大 大学院情報科学研究科
-
野地 亮志
広島市大 大学院情報科学研究科
-
面林 康太
広島市立大学大学院情報科学研究科
-
中祖 達也
広島市立大学大学院情報科学研究科
-
大窪 涼子
広島市立大学大学院情報科学研究科
-
亀井 惇平
広島市立大学大学院情報科学研究科
-
松木 伸伍
広島市立大学大学院情報科学研究科
-
三上 雄大
広島市立大学大学院 情報科学研究科
-
松浦 義則
広島市立大学情報科学部
-
大春 愼之助
中央大学理工学部
-
藤原 秀雄
奈良先端科学技術大学院大学情報科学研究科
-
周藤 健太
広島市立大学大学院情報科学研究科
-
中島 佑介
広島市立大学情報科学部
-
OOI Chia
マレーシア工科大学
-
丸谷 瞬
広島市立大学大学院情報科学研究科
-
宮口 拓己
広島市立大学大学院情報科学研究科
-
出水 伸和
広島市立大学大学院情報科学研究科
-
林 紘之
広島市立大学大学院情報科学研究科
-
谷口 吉男
(株)日立マイクロソフトウェアシステムズ
-
中島 佑介
広島市立大学大学院情報科学研究科
-
脇本 淳子
広島市立大学情報科学研究科
-
OOI ChiaYee
Faculty of Electrical Engineering, University of Technology Malaysia
-
井上 智生
広島私立大学情報科学部
-
Ooi Chia
Faculty of Electrical Engineering, University of Technology Malaysia
-
櫻田 正明
広島市立大学大学院情報科学研究科
-
向井 俊矢
広島市立大学大学院情報科学研究科
-
森 拓馬
広島市立大学大学院情報科学研究科
-
大元 将一
広島市立大学大学院情報科学研究科
著作論文
- 部分スルー可検査性に基づく順序回路のテスト生成法(ディペンダブルコンピューティング)
- テスト圧縮・展開手法におけるバッファ付き展開器について(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- テスト展開器のオーバヘッド削減のためのテストベクトルの並べ替えについて(VLSI設計とテスト)
- ハフマン符号に基づくテスト実行のためのテスト圧縮について
- ハフマン符号を用いたテスト応答圧縮について
- 故障の許容性に基づく閾値テスト生成のための回路モデル(安全性及び一般)
- ロバストテスト可能データパスを指向した高位合成におけるバインディング法(設計/テスト/検証)
- スイッチの機能を考慮した部分スルー可検査性に関する考察(設計/テスト/検証)
- ディジタルフィルタにおける故障の許容性に関する考察(故障モデル・故障許容・故障診断,VLSI設計とテスト及び一般)
- SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装(ディペンダブル設計,FPGA応用及び一般)
- SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装(ディペンダブル設計,FPGA応用及び一般)
- SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装(ディペンダブル設計,FPGA応用及び一般)
- テスト容易性と救済可能性を考慮した歩留まりモデルに関する考察(テストI,デザインガイア2009-VLSI設計の新しい大地)
- テスト容易性と救済可能性を考慮した歩留まりモデルに関する考察(テストI,デザインガイア2009-VLSI設計の新しい大地-)
- 閾値テストのための5値論理に基づくテスト生成アルゴリズムに関する考察(設計/テスト/検証,設計/テスト/検証)
- 組込み自己テストにおけるテスト可能な応答圧縮器の設計について(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 組込み自己テストにおけるテスト可能な応答圧縮器の設計について(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- D-10-15 非可逆性を持つ画像圧縮アルゴリズムを利用したテストデータ圧縮・展開法(D-10. ディペンダブルコンピューティング,一般セッション)
- 故障の許容性に基づくテスト生成アルゴリズムの高速化(テスト生成,VLSI設計とテスト及び一般)
- 伝搬支配性に着目した遅延テストのためのハイブリッドスキャン設計(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- テスト圧縮・展開手法におけるバッファ付き展開器について(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- ハフマン符号を用いたテスト応答圧縮について
- ハフマン符号を用いたテスト応答圧縮について
- 画像伸張回路を用いた組込みテスト生成に関する実験的考察(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 画像伸張回路を用いた組込みテスト生成に関する実験的考察(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 伝搬支配性に着目した遅延テストのためのハイブリッドスキャン設計(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- マルチサイクル故障に耐性を持つデータパスのためのバインディング法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- マルチサイクル故障に耐性を持つデータパスのためのバインディング法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- RC-010 組込み自己テストにおける救済可能テスト生成器(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- RC-001 論理合成における面積・遅延最適化のためのフォールスパスの活用について(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- 伝搬支配性に着目した遅延テストのためのハイブリッドスキャン設計(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地-)
- 無閉路可検査順序回路のクラス拡張に関する考察(セッション4 : オーバテストとテスト生成複雑度, VLSI設計とテスト及び一般)
- 赤潮プランクトンの生態系モデルとコンピュータシミュレーション
- ホールド制御削減のための階層テスト容易化設計法(上流 DFT, VLSI 設計とテスト及び一般)
- 強可検査性に基づくデータパスのテストプラン生成アルゴリズムの改良について(VLSIの設計/検証/テスト及び一般テスト)
- 強可検査性に基づくデータパスのテストプラン生成アルゴリズムの改良について(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 強可検査性に基づくデータパスのテストプラン生成アルゴリズムの改良について(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 強可検査性に基づくデータパスのテストプラン生成アルゴリズムの改良について(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 平衡構造に基づく階層テストにおけるテストプラン生成法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 平衡構造に基づく階層テストにおけるテストプラン生成法(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 平衡構造に基づく階層テストにおけるテストプラン生成法(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 平衡構造に基づく階層テストにおけるテストプラン生成法
- C-018 衝突回避による固定制御可検査性に基づくテスト容易化設計法の改良について(C分野:アーキテクチャ・ハードウェア)
- テスト設計選択のためのLSI設計製造コストモデル(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- テスト設計選択のためのLSI設計製造コストモデル(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- テスト設計選択のためのLSI設計製造コストモデル
- 色差に着目した低電力色補間回路の設計に関する考察(低電力設計,システムオンシリコンを支える設計技術)
- 論理合成ツールを用いた論理最適化におけるRTLフォールスパスの活用(動作レベル設計と配線手法,システムオンシリコンを支える設計技術)
- テスト設計選択のためのLSI設計製造コストモデル
- 高信頼組込み自己テストのための耐故障テスト生成器に関する考察(設計/テスト/検証)
- 耐過渡故障データパス合成における演算器バインディングのためのヒューリスティックアルゴリズム(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
- 耐過渡故障データパス合成における演算器バインディングのためのヒューリスティックアルゴリズム(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
- 解の再利用を用いたSATに基づくテスト生成におけるインスタンス順序と変数割当順序の決定法(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
- 解の再利用を用いたSATに基づくテスト生成におけるインスタンス順序と変数割当順序の決定法(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
- 過剰テスト緩和のためのテスト生成モデルと故障の許容性に基づくテストへの応用(安全性及び一般)
- エラートレラントアプリケーションのための論理回路簡単化における必須割当てを利用した許容故障判定法(フィールトテストと許容故障判定, VLSI設計とテスト及び一般)
- 解の再利用によるテスト生成のためのハードウェアSATソルバの実装(テスト生成, VLSI設計とテスト及び一般)
- エラートレラントアプリケーションのための多重縮退故障を用いた論理簡単化アルゴリズム(ディペンダブル(1),システムオンシリコンを支える設計技術)
- 色差に着目した低電力色補間回路の設計に関する考察
- Dual-FPGAアーキテクチャに基づく相互再構成型耐故障システムの実装(ディペンダビリティとセキュリティ,VLSI設計とテスト及び一般)