テスト設計選択のためのLSI設計製造コストモデル

スポンサーリンク

概要

• 論文の詳細を見る
• 2011-11-21

著者

• 岩垣 剛

  北陸先端科学技術大学院大学情報科学研究科

• 市原 英行

  広島市立大学大学院情報科学研究科

• 井上 智生

  広島市立大学大学院情報科学研究科

• 志水 昂

  広島市立大学大学院情報科学研究科

• 岩垣 剛

  広島市立大学大学院情報科学研究科

• 井上 智生

  広島市立大学大学院 情報科学研究科

• 岩垣 剛

  広島市立大学大学院 情報科学研究科

• 市原 英行

  広島市立大学大学院 情報科学研究科

関連論文

• レジスタクラスタリングによる耐遅延変動データパス合成(高位合成及び演算器設計,物理設計及び一般)
• 高圧縮可能かつコンパクトなテスト生成について(テスト圧縮, LSIのテスト・診断技術論文)
• 部分スルー可検査性に基づく順序回路のテスト生成法(ディペンダブルコンピューティング)
• マルチメディアコアの展開機能を利用したテストデータ圧縮・展開(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• マルチメディアコアの展開機能を利用したテストデータ圧縮・展開(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• テスト圧縮・展開手法におけるバッファ付き展開器について(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
• テスト展開器のオーバヘッド削減のためのテストベクトルの並べ替えについて(VLSI設計とテスト)
• ハフマン符号に基づくテスト実行のためのテスト圧縮について
• ハフマン符号を用いたテスト応答圧縮について
• 故障の許容性に基づく閾値テスト生成のための回路モデル(安全性及び一般)
• 可変式順序制約付レジスタ割り当て問題のアルゴリズム(高位・論理合成,システムオンシリコンを支える設計技術)
• 制御タイミングのばらつきを考慮した資源共有とスケジュール手法(信号処理,LSI及び一般)
• 順序制約付レジスタ割り当てにおけるレジスタ数の上界に関する考察
• タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地)
• タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地-)
• 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般)
• データパス合成における最小遅延補正演算器数の最小化手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• データパス合成における最小遅延補正演算器数の最小化手法 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (タイミング・電力を考慮した設計)
• データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• データパスにおける遅延変動耐性に関する基礎的検討 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (高位合成)
• ロバストテスト可能データパスを指向した高位合成におけるバインディング法(設計/テスト/検証)
• スイッチの機能を考慮した部分スルー可検査性に関する考察(設計/テスト/検証)
• マルチメディアコアの展開機能を利用したテストデータ圧縮・展開(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• ディジタルフィルタにおける故障の許容性に関する考察(故障モデル・故障許容・故障診断,VLSI設計とテスト及び一般)
• SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装(ディペンダブル設計,FPGA応用及び一般)
• SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装(ディペンダブル設計,FPGA応用及び一般)
• SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装(ディペンダブル設計,FPGA応用及び一般)
• テスト容易性と救済可能性を考慮した歩留まりモデルに関する考察(テストI,デザインガイア2009-VLSI設計の新しい大地)
• テスト容易性と救済可能性を考慮した歩留まりモデルに関する考察(テストI,デザインガイア2009-VLSI設計の新しい大地-)
• 閾値テストのための5値論理に基づくテスト生成アルゴリズムに関する考察(設計/テスト/検証,設計/テスト/検証)
• 組込み自己テストにおけるテスト可能な応答圧縮器の設計について(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
• 組込み自己テストにおけるテスト可能な応答圧縮器の設計について(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
• D-10-15 非可逆性を持つ画像圧縮アルゴリズムを利用したテストデータ圧縮・展開法(D-10. ディペンダブルコンピューティング,一般セッション)
• 故障の許容性に基づくテスト生成アルゴリズムの高速化(テスト生成,VLSI設計とテスト及び一般)
• 伝搬支配性に着目した遅延テストのためのハイブリッドスキャン設計(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
• テストデータ削減のための必須割当に基づくテストポイント挿入法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
• テスト圧縮・展開手法におけるバッファ付き展開器について(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
• ハフマン符号を用いたテスト応答圧縮について
• ハフマン符号を用いたテスト応答圧縮について
• 非線形反応拡散方程式による骨改造現象の数値モデル
• 演算規則を用いたフォールトセキュアデータパスの合成について(フォールトセキュア・セキュリティ・2線2相回路のテスト,VLSI設計とテスト及び一般)
• 画像伸張回路を用いた組込みテスト生成に関する実験的考察(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
• 画像伸張回路を用いた組込みテスト生成に関する実験的考察(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
• テストデータ削減のための必須割当に基づくテストポイント挿入法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
• 伝搬支配性に着目した遅延テストのためのハイブリッドスキャン設計(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
• テストデータ削減のための必須割当に基づくテストポイント挿入法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地-)
• チェイニングによる耐ソフトエラーを指向した高位合成のスケジューリングアルゴリズム(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
• チェイニングによる耐ソフトエラーを指向した高位合成のスケジューリングアルゴリズム(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
• A Variable-Length Coding Adjustable for Compressed Test Application
• An Adaptive Decompressor for Test Application with Variable-Length Coding
• マルチサイクル故障に耐性を持つデータパスのためのバインディング法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
• マルチサイクル故障に耐性を持つデータパスのためのバインディング法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
• RC-010 組込み自己テストにおける救済可能テスト生成器(C分野:ハードウェア・アーキテクチャ,査読付き論文)
• RC-001 論理合成における面積・遅延最適化のためのフォールスパスの活用について(C分野:ハードウェア・アーキテクチャ,査読付き論文)
• 伝搬支配性に着目した遅延テストのためのハイブリッドスキャン設計(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地-)
• 制御タイミングのばらつきを考慮した資源共有とスケジュール手法(信号処理,LSI及び一般)
• 制御タイミングのばらつきを考慮した資源共有とスケジュール手法(信号処理,LSI及び一般)
• 順序制約付レジスタ割り当てにおけるレジスタ数の上界に関する考察
• タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地)
• データパス合成における最小遅延補正演算器数の最小化手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 論理回路に対するテスト実行時間削減法
• 無閉路可検査性に基づくテスト生成のための最適スルー木集合構成法(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 無閉路可検査性に基づくテスト生成のための最適スルー木集合構成法(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 無閉路可検査性に基づくテスト生成のための最適スルー木集合構成法(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 無閉路可検査順序回路のクラス拡張に関する考察(セッション4 : オーバテストとテスト生成複雑度, VLSI設計とテスト及び一般)
• 強可検査性を指向した高位合成におけるレジスタバインディングについて(上流DFT,VLSI設計とテスト及び一般)
• イメージセンサに対する統計型エラーモデルとそのテスト手法について(半導体テスト,ディペンダブルコンピューティング論文)
• 論理回路に対するテストコスト削減法 : テストデータ量及びテスト実行時間の削減
• 赤潮プランクトンの生態系モデルとコンピュータシミュレーション
• 単一縮退故障用組合せテスト生成アルゴリズムを用いた無閉路順序回路のテスト生成
• 単一縮退故障用組合せテスト生成アルゴリズムを用いた無閉路順序回路のテスト生成
• 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般)
• 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般)
• データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 遅延ばらつきを考慮したデータパス合成に関する基礎的考察(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• 遅延ばらつきを考慮したデータパス合成に関する基礎的考察(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 遅延ばらつきを考慮したデータパス合成に関する基礎的考察(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 不連続再収斂順序回路の遅延故障に対するテスト生成法(フォールトトレランス)
• コントローラの遅延故障に対するテスト容易化設計の一手法
• コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• コントローラの遅延故障に対するテスト容易化設計の一手法
• 不連続再収斂構造に基づくパス遅延故障に対する部分拡張スキャン設計法
• テスト設計選択のためのLSI設計製造コストモデル(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
• テスト設計選択のためのLSI設計製造コストモデル(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
• テスト設計選択のためのLSI設計製造コストモデル
• 色差に着目した低電力色補間回路の設計に関する考察(低電力設計,システムオンシリコンを支える設計技術)
• 論理合成ツールを用いた論理最適化におけるRTLフォールスパスの活用(動作レベル設計と配線手法,システムオンシリコンを支える設計技術)
• テスト設計選択のためのLSI設計製造コストモデル
• 高信頼組込み自己テストのための耐故障テスト生成器に関する考察(設計/テスト/検証)
• 耐過渡故障データパス合成における演算器バインディングのためのヒューリスティックアルゴリズム(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
• 耐過渡故障データパス合成における演算器バインディングのためのヒューリスティックアルゴリズム(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
• 解の再利用を用いたSATに基づくテスト生成におけるインスタンス順序と変数割当順序の決定法(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
• 解の再利用を用いたSATに基づくテスト生成におけるインスタンス順序と変数割当順序の決定法(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
• 過剰テスト緩和のためのテスト生成モデルと故障の許容性に基づくテストへの応用(安全性及び一般)
• エラートレラントアプリケーションのための論理回路簡単化における必須割当てを利用した許容故障判定法(フィールトテストと許容故障判定, VLSI設計とテスト及び一般)
• 解の再利用によるテスト生成のためのハードウェアSATソルバの実装(テスト生成, VLSI設計とテスト及び一般)
• エラートレラントアプリケーションのための多重縮退故障を用いた論理簡単化アルゴリズム(ディペンダブル(1),システムオンシリコンを支える設計技術)

もっと見る 閉じる

スポンサーリンク