コントローラの遅延故障に対するテスト容易化設計の一手法
スポンサーリンク
概要
- 論文の詳細を見る
本稿では,コントローラの遅延故障に対するテスト容易化設計法を提案する.提案手法は非スキャン方式に基いており,コントローラの通常動作を利用してテストを行う.通常動作で検出できない故障に対しては,無効テスト状態遷移生成論理(JSTG)を回路に付加し,それを用いてテストを行う.本手法を用いることにより,(1)短い生成時間,(2)短いテスト実行時間,(3)at-speedテストが実現される.本手法では,回路設計者が要求するテスト品質に応じて,付加回路であるISTGを柔軟に設計できる.最後に,ベンチマーク回路を用いた実験によって,提案手法の有効性を示す.
- 一般社団法人情報処理学会の論文
- 2003-11-27
著者
-
岩垣 剛
北陸先端科学技術大学院大学情報科学研究科
-
藤原 秀雄
奈良先端科学技術大学院大学 情報科学研究科
-
大竹 哲史
奈良先端科学技術大学院大学 情報科学研究科:科学技術振興機構 Crest
-
岩垣 剛
奈良先端科学技術大学院大学情報科学研究科
関連論文
- レジスタクラスタリングによる耐遅延変動データパス合成(高位合成及び演算器設計,物理設計及び一般)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (コンカレント工学)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (信号処理)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (VLSI設計技術)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (回路とシステム)
- 部分スルー可検査性に基づく順序回路のテスト生成法(ディペンダブルコンピューティング)
- 共有メモリシステムにおける調停木スキップ相互排除アルゴリズム
- マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地-)
- セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成
- 内蔵プロセッサを利用したマイクロコントローラのテスト高速化に関する考察
- BISTにおける高品質遅延故障テストのためのシード選択法(遅延故障テスト,VLSI設計とテスト及び一般)
- 可変式順序制約付レジスタ割り当て問題のアルゴリズム(高位・論理合成,システムオンシリコンを支える設計技術)
- 制御タイミングのばらつきを考慮した資源共有とスケジュール手法(信号処理,LSI及び一般)
- 順序制約付レジスタ割り当てにおけるレジスタ数の上界に関する考察
- タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地)
- タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地-)
- 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般)
- データパス合成における最小遅延補正演算器数の最小化手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- データパス合成における最小遅延補正演算器数の最小化手法 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (タイミング・電力を考慮した設計)
- データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- データパスにおける遅延変動耐性に関する基礎的検討 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (高位合成)
- セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成(ディペンダブルコンピューティング)
- マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- CAS2010-6 セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- C素子スキャンパスを用いた非同期式順序回路に対する完全スキャン設計法(設計/テスト/検証)
- AI-1-7 フィールド高信頼化のための回路・システム機構(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- 状態並列に基づく順序回路テスト生成の並列処理について
- 安定後の1故障を考慮したリングでの自己安定相互排除プロトコル
- 安定後の1故障を考慮したリングでの自己安定相互排除プロトコル
- 直交順序を保存する方形の最小面積非交差再配置問題
- 直交順序を保存する矩形の非交差再配置問題について
- 動作記述を用いた順序テスト生成およびテスト容易化バインディング(高位設計2,デザインガイア2010-VLSI設計の新しい大地-)
- 動作記述を用いた順序テスト生成およびテスト容易化バインディング(高位設計2,デザインガイア2010-VLSI設計の新しい大地-)
- 非パイプラインプロセッサの命令レベル自己テストのためのテスト容易化設計(上流DFT,VLSI設計とテスト及び一般)
- 縮退故障とパス遅延故障のためのプロセッサの命令レベル自己テスト法(LSIのテスト・診断技術論文)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- プロセッサ自己テストのためのコントローラ入力時相空間制約(VLSI設計とテスト)
- データフローを考慮したプロセッサ自己テストのためのテンプレート生成(VLSI設計とテスト)
- 分散移動システムにおけるスナップショット・アルゴリズム
- SREEP : SR等価回路を用いたセキュアスキャン設計支援ツール(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- SREEP : SR等価回路を用いたセキュアスキャン設計支援ツール(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- BISTの故障を考慮した故障検出率と市場不良率の関係(ディペンダブルソフトウェアとネットワーク及び一般)
- PD-3-5 組合せテスト生成複雑度と非スキャンテスト容易化設計法
- 選択問題を解くBSPモデル及びBSP^*モデル上の並列アルゴリズム
- 2値画像上の全最近点を求めるBSPモデル上の並列アルゴリズム
- CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム
- CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム
- CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム(並列・分散)
- 選択問題を解くBSPモデルおよびBSPモデル上の並列アルゴリズム
- 故障推定機能を利用した永久故障に耐性のある自己安定プロトコル
- テスト実行時の温度均一化のためのテストパターン並び替え法(Iddqテスト・温度均一化,VLSI設計とテスト及び一般)
- 無閉路部分スキャン設計に基づくデータパスのテスト容易化高位合成におけるバインディング手法
- 無閉路部分スキャン設計を指向したデータパスのテスト容易化高位合成
- 内部平衡構造に基づく部分スキャン設計法に関する考察
- 組合せテスト生成複雑度でテスト生成可能な順序回路構造とその応用
- 組合せテスト生成可能な拡張部分スキャン設計
- 組合せテスト生成複雑度でテスト生成可能な順序回路
- 時間展開モデルを用いた無閉路順序回路のテスト系列圧縮方法 (テストと設計検証論文特集)
- 時間展開モデルを用いた無閉鎖順序回路のテスト系列圧縮について
- 制御タイミングのばらつきを考慮した資源共有とスケジュール手法(信号処理,LSI及び一般)
- 制御タイミングのばらつきを考慮した資源共有とスケジュール手法(信号処理,LSI及び一般)
- 順序制約付レジスタ割り当てにおけるレジスタ数の上界に関する考察
- タイミング制御による性能を考慮した耐遅延変動データパス合成(高位合成,デザインガイア2008-VLSI設計の新しい大地)
- データパス合成における最小遅延補正演算器数の最小化手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般)
- 高位合成における順序制約付レジスタ割り当て(高位合成及び検証,信号処理,LSI,及び一般)
- データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 遅延ばらつきを考慮したデータパス合成に関する基礎的考察(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 遅延ばらつきを考慮したデータパス合成に関する基礎的考察(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 遅延ばらつきを考慮したデータパス合成に関する基礎的考察(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 不連続再収斂順序回路の遅延故障に対するテスト生成法(フォールトトレランス)
- コントローラの遅延故障に対するテスト容易化設計の一手法
- コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- コントローラの遅延故障に対するテスト容易化設計の一手法
- 不連続再収斂構造に基づくパス遅延故障に対する部分拡張スキャン設計法
- テスト設計選択のためのLSI設計製造コストモデル(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- テスト設計選択のためのLSI設計製造コストモデル(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- テスト設計選択のためのLSI設計製造コストモデル
- 色差に着目した低電力色補間回路の設計に関する考察(低電力設計,システムオンシリコンを支える設計技術)
- 論理合成ツールを用いた論理最適化におけるRTLフォールスパスの活用(動作レベル設計と配線手法,システムオンシリコンを支える設計技術)
- テスト設計選択のためのLSI設計製造コストモデル
- 高信頼組込み自己テストのための耐故障テスト生成器に関する考察(設計/テスト/検証)
- 耐過渡故障データパス合成における演算器バインディングのためのヒューリスティックアルゴリズム(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
- 耐過渡故障データパス合成における演算器バインディングのためのヒューリスティックアルゴリズム(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
- 解の再利用を用いたSATに基づくテスト生成におけるインスタンス順序と変数割当順序の決定法(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
- 解の再利用を用いたSATに基づくテスト生成におけるインスタンス順序と変数割当順序の決定法(システム設計技術(2),デザインガイア2012-VLSI設計の新しい大地-)
- 過剰テスト緩和のためのテスト生成モデルと故障の許容性に基づくテストへの応用(安全性及び一般)
- エラートレラントアプリケーションのための論理回路簡単化における必須割当てを利用した許容故障判定法(フィールトテストと許容故障判定, VLSI設計とテスト及び一般)
- 解の再利用によるテスト生成のためのハードウェアSATソルバの実装(テスト生成, VLSI設計とテスト及び一般)
- エラートレラントアプリケーションのための多重縮退故障を用いた論理簡単化アルゴリズム(ディペンダブル(1),システムオンシリコンを支える設計技術)