Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上

スポンサーリンク

概要

• 論文の詳細を見る
• 2009-03-09

著者

• 植木 誠

  NECエレクトロニクスLSI基礎開発研究所

• 久米 一平

  NECエレクトロニクスLSI基礎開発研究所

• 山本 博規

  NECエレクトロニクスLSI基礎開発研究所

• 川原 潤

  NECエレクトロニクスLSI基礎開発研究所

• 肱岡 健一郎

  NECエレクトロニクスLSI基礎開発研究所

• 林 喜宏

  NECエレクトロニクスLSI基礎開発研究所

• 林 喜宏

  NECシステムデバイス研究所

• 池田 昌弘

  Necエレクトロニクス先端デバイス開発事業部

• 植木 誠

  東北大学:(現)新日本製鐵(株)

• 藤井 邦宏

  NECエレクトロンデバイス先端デバイス開発本部(現)NECセミコンダクターズUK

• 林 喜宏

  NECシリコンシステム研究所

• 本山 幸一

  NECエレクトロニクス(株)

• 林 喜宏

  半導体MIRAI-ASET

• 田辺 昭

  Necエレクトロニクス(株)

• 林 喜宏

  マイクロエレクトロニクス研究所

• 林 喜宏

  日本電気株式会社

• 有田 幸司

  Necエレクトロニクス

• 本山 幸一

  Necエレクトロニクス

• 深井 利憲

  NECエレクトロンデバイス先端デバイス開発本部

• 林 喜宏

  Necエレクトロニクス Lsi基礎開研

• 川原 潤

  Necエレクトロニクス

• 池田 昌弘

  Necエレクトロニクス

• 長瀬 寛和

  NECエレクトロニクス

• 北尾 良平

  NECエレクトロニクス

• 藤井 邦宏

  Necエレクトロニクス株式会社プロセス技術部

• 深井 利憲

  Necエレクトロニクス

• 田辺 昭

  Necエレクトロニクス

• 肱岡 健一郎

  Necエレクトロニクス

• 肱岡 健一郎

  青山学院大学電気電子工学科

• 久米 一平

  Necエレクトロニクス

• 林 喜宏

  Necエレクトロニクス株式会社 Lsi基礎開発研究所

• 川原 潤

  ルネサスエレクトロニクス先行研究統括部

• 林 喜宏

  ルネサスエレクトロニクス先行研究統括部

• 久米 一平

  ルネサスエレクトロニクス先行研究統括部

関連論文

• 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
• 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
• C-12-38 65nmCMOSを用いた大容量光通信向け40-Gb/sトランシーバ(1)(C-12.集積回路,一般セッション)
• C-12-39 65nmCMOSを用いた大容量光通信向け40-Gb/sトランシーバ(2)(C-12.集積回路,一般セッション)
• グリーンIT対応のフル多孔質low-k配線技術 : 無欠陥化に向けた材料・プロセス・配線構造の統合設計(配線・実装技術と関連材料技術)
• 密度変調Low-k膜を用いた32nm世代対応Cu配線技術(配線・実装技術と関連材料技術)
• 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 極薄ポアシールを用いた65nm-node対応多層配線(低誘電率層間膜,配線材料及び一般)
• 分極緩和を考慮したFeRAM非線形信頼性予測モデル
• 低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
• 層間絶縁膜の空孔構造制御によるULSIデバイスの低消費電力化
• 3次元ソレノイド型インダクタを用いた低電力・超小型LC-VCO
• ED2000-137 / SDM2000-119 / ICD-2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
• ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
• 0.13μmCMOSに向けた新配線設計コンセプト「トリプル・ダマシン」を用いた性能向上
• スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
• インテリジェントCMP(PNX200 : PASCAL)の開発 第2報 基本構成
• インテリジェントCMP(PNX200 : PASCAL)の開発 第1報 基本概念
• TiバリアメタルによるCu配線信頼性向上
• A New Plasma-Enhanced Co-Polymerization (PCP) Technology for Reinforcing Mechanical Properties of Organic Silica Low-k/Cu Interconnects on 300 mm Wafers(低誘電率層間膜,配線材料及び一般)
• ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
• Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• C-12-36 微細CMOS大容量SRAMの高速化のための差動構成オフセットキャンセル型センスアンプ(DOCSA)(C-12.集積回路,一般セッション)
• ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
• 陽電子消滅法を用いたポーラスLow-k膜の空孔連結性と吸湿特性の相関(配線・実装技術と関連材料技術)
• Low-kキャップ(k=3.1)を用いた低コスト・高性能Cu配線(k_=2.75)技術(配線・実装技術と関連材料技術)
• 0.1μm ULSI世代の超微細アルミニウム多層配線を実現するAl-CMP技術
• 新核形成法によるバリヤ層のないCVD-Al埋込配線形成
• Alダマシンプロセスによる多層配線形成
• アルミリフロースパッタ埋め込みとCMPによる溝配線形成
• 3. 45nm/32nm世代ULSI対応の最先端配線技術(次世代コンピュータを支える超高速・超高密度インタコネクション技術)
• 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 1.0V駆動による高性能70nm CMOS技術
• ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
• 微小多孔質アルミナ膜を用いた量子効果素子の検討
• 微小多孔質アルミナ膜を用いた量子効果素子の検討
• 高充填密度石炭の熱間引張試験法の開発
• 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線(配線・実装技術と関連材料技術)
• 高温スパッタを用いたサブクォーターマイクロンのチタンサリサイド形成技術
• ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
• DVFSのための電圧ステップ幅制御およびリファレンス電圧制御を用いた高速電源電圧制御方式(学生・若手研究会)
• C-12-13 先端CMOSプロセス向けSRAM開発におけるSRAMセル諸特性の効率的ばらつき評価手法(C-12.集積回路,一般セッション)
• CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
• スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
• スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
• Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
• 40nmノードCMOSプラットフォーム(UX8) (電子デバイス特集) -- (次世代CMOS基盤技術)
• 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出(配線・実装技術と関連材料技術)
• プラズマ重合法によるLow-k有機高分子膜成長技術とその応用( : 低誘電率層間膜及び配線技術)
• 低誘電率有機膜を用いたCuダマシン多層配線プロセス設計とその実証
• プラズマ重合BCB膜成長技術と銅ダマシン配線への適用
• 微細銅配線において車載信頼性を実現するための新抵抗率評価手法(配線・実装技術と関連材料技術)
• シード補強銅めっきを用いた銅配線埋設技術( : 低誘電率層間膜及び配線技術)
• C-12-46 小面積インダクタによる広帯域LNA回路の検討(C-12.集積回路,一般セッション)
• High Performance SiN-MIM Decoupling Capacitors with Surface-smoothed Bottom Electrodes for High-speed MPUs
• ロバストLow-k(k〜2.5)配線の開発指針とインテグレーションによる性能検証 (シリコン材料・デバイス)
• EB直描を用いた先端デバイスの試作
• 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
• 石炭軟化溶融時の膨張挙動のモデル化(コークスプロセス工学の展開)
• 表面改質エッチング技術を用いた高信頼性Cu/Low-k配線
• 目ずれマージンを確保した多層ハードマスク法によるデュアルダマシン形成(低誘電率層間膜,配線材料及び一般)
• Ti挿入による太幅銅配線のストレス誘起ボイドの抑制
• サブ0.1μm次世代LSIにおけるナノ界面制御技術による銅配線信頼性制御技術
• 低誘電率有機膜に銅を埋め込んだ高性能配線プロセスの開発
• Impact of Barrier Metal Sputtering on Low-k SiOCH Films with Various Chemical Structures
• A Metallurgical Prescription Suppressing Stress-induced Voiding (SIV) in Cu lines
• ユビキタス時代に対応したLSIデバイスの構造変革 : RF特性の及ぼす寄生抵抗・容量の影響(配線・実装技術と関連材料技術)
• パワースイングスパッタ法を用いたMOCVD-Cu配線用TaN膜の評価
• 3次元IC (半導体デバイス)
• 24pK-4 微小多孔質アルミナ膜中の量子細線/単一トンネル接合アレイの電気伝導
• 低誘電率絶縁膜材料の進化と最先端ULSI多層配線技術
• 安定な多孔質Low-k膜をいかに低コストで実現するか?
• Improvement of Uniformity and Reliability of Scaled-Down Cu Interconnects with Carbon-Rich Low-$k$ Films
• Chip-Level Performance Maximization Using ASIS (Application-Specific Interconnect Structure) Wiring Design Concept for 45nm CMOS Generation(Device,Low-Power, High-Speed LSIs and Related Technologies)
• Precise Taper-Angle-Control of Via Holes for Reliable Scaled-Down Low-$k$/Cu Interconnects
• Porous Low-$k$ Impacts on Performance of Advanced LSI Devices with GHz Operations
• 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出
• CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発
• 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線
• 高密度SRAMの微細化を可能とする階層セルアーキテクチャと多段階ワード線制御方式(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 新プリカーサーを用いた低透水性バリアLow-k SiC膜(k
• ロバストLow-k(k〜2.5)配線の開発指針とインテグレーションによる性能検証(配線・実装技術と関連材料技術)
• RTNトラップ位置・エネルギー・振幅・時定数の統計分布評価(IEDM特集(先端CMOSデバイス・プロセス技術))
• A New Differential-Amplifier-Based Offset-Cancellation Sense Amplifier for Speed-Improvement of High-Density Static Random Access Memories in Scaled-Down Complementary Metal–Oxide–Semiconductor Technology
• Surface Control of Bottom Electrode in Ultra-Thin SiN Metal–Insulator–Metal Decoupling Capacitors for High Speed Processors
• Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス (シリコン材料・デバイス)
• Extrasmall-Area Three-Dimensional Solenoid-Shaped Inductor Integrated into High-Speed Signal Processing Complementary Metal–Oxide–Semiconductor Ultralarge-Scale Integrated Circuits
• A Novel Multilayered Ni–Zn-Ferrite/TaN Film for RF/Mobile Applications
• Defectless Monolithic Low-$k$/Cu Interconnects Produced by Chemically Controlled Chemical Mechanical Polishing Process with In situ End-Point-Detection Technique
• Microstructure Control of Low-Loss Ni–Zn Ferrite by Low-Temperature Sputtering for On-Chip Magnetic Film
• Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)
• InGaZnOのチャネルの酸素制御とGate/Drain Offset構造によるBEOLトランジスタの高信頼化(配線・実装技術と関連材料技術)
• Effects of the Metallurgical Properties of Upper Cu Film on Stress-Induced Voiding (SIV) in Cu Dual-Damascene Interconnects
• SP-3-3 臨床研修制度の現状と今後の見通しについて(SP-3 特別企画(3)外科志望者を増やすために,今やるべきことは?,第112回日本外科学会定期学術集会)
• Impact of Barrier Metal Sputtering on Physical and Chemical Damages in Low-$k$ SiOCH Films with Various Hydrocarbon Content
• A Novel Gate Electrode Structure for Reduction of Gate Resistance of Sub-0.1 μm RF/Mixed-Signal Metal Oxide Semiconductor Field-Effect Transistors
• InGaZnOチャネルの酸素制御と Gate/Drain Offset 構造によるBEOLトランジスタの高信頼化

もっと見る 閉じる

スポンサーリンク