A New Plasma-Enhanced Co-Polymerization (PCP) Technology for Reinforcing Mechanical Properties of Organic Silica Low-k/Cu Interconnects on 300 mm Wafers(低誘電率層間膜,配線材料及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
プラズマ共重合技術により,比誘電率を増加させることなく,膜の機械強度や成膜速度を制御した低誘電率膜が得られることを実証した.また300mmウェハ上でプラズマ共重合膜を用いたLow-k/Cu配線を形成した.本研究のプラズマ共重合技術を用いた気相成長Low-k膜は、誘電率k=2.7を示すDVS-BCB (divinyl siloxane-benzocyclobutene)を基本骨格材料とし、高弾性率前駆体としてDIPB (diisopropenylbenzene)、反応促進前駆体としてC_2H_2を組み合わせHeプラズマ中で共重合させることで機械的特性(ヤング率)や成膜速度の制御を実現した.またプラズマ共重合低誘電率膜を用いた超低圧CMP技術と組み合わせることで,300mmウェハ面内均一性の良好な配線Low-k/Cu配線が得られた.
- 社団法人電子情報通信学会の論文
- 2004-01-26
著者
-
林 喜宏
NECシステムデバイス研究所
-
林 喜宏
NECシリコンシステム研究所
-
吉野 雄信
半導体mirai-asrc-aist
-
石川 彰
産業技術総合研究所 次世代半導体研究センター半導体miraiプロジェクト
-
中野 昭典
半導体mirai-aset
-
清野 豊
産業総合研究所
-
川原 潤
半導体MIRAI-ASET
-
国見 信孝
半導体MIRAI-ASET
-
木下 啓蔵
半導体MIRAI-ASET
-
林 喜宏
半導体MIRAI-ASET
-
石川 彰
半導体MIRAI-ASET
-
清野 豊
半導体MIRAI-産総研ASRC
-
尾形 哲郎
半導体MIRAI-ASET
-
高橋 秀樹
半導体MIRAI-ASET
-
園田 譲
半導体MIRAI-ASET
-
後藤 隆
半導体MIRAI-ASET
-
高田 省三
半導体MIRAI-産総研ASRC
-
市川 理恵
半導体MIRAI-産総研ASRC
-
三好 秀典
半導体MIRAI-ASET
-
松尾 尚典
半導体MIRAI-ASET
-
足立 三郎
半導体MIRAI-ASET
-
吉川 公麿
半導体MIRAI-産総研ASRC
-
市川 理恵
半導体mirai-asrc-aist
-
木下 啓蔵
NEC
-
高田 省三
半導体mirai-asrc-aist
-
林 喜宏
マイクロエレクトロニクス研究所
-
林 喜宏
日本電気株式会社
-
吉川 公麿
広島大学:産業総合研究所
-
松尾 尚典
技術研究組合 超先端電子技術開発機構半導体MIRAIプロジェクト
-
林 喜宏
Necエレクトロニクス Lsi基礎開研
-
川原 潤
Necエレクトロニクス
-
吉野 雄信
広島大 ナノデバイス・システム研セ
-
Kikkawa Takamaro
Advanced Semiconductor Research Center (asrc) National Institute Of Advanced Industrial Science And
-
木下 啓蔵
半導体先端テクノロジーズ
-
Kikkawa Takamaro
Millenium Research For Advanced Information Technology (mirai)-asrc Aist
-
林 喜宏
Necエレクトロニクス株式会社 Lsi基礎開発研究所
-
川原 潤
ルネサスエレクトロニクス先行研究統括部
-
林 喜宏
ルネサスエレクトロニクス先行研究統括部
関連論文
- グリーンIT対応のフル多孔質low-k配線技術 : 無欠陥化に向けた材料・プロセス・配線構造の統合設計(配線・実装技術と関連材料技術)
- 密度変調Low-k膜を用いた32nm世代対応Cu配線技術(配線・実装技術と関連材料技術)
- 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極薄ポアシールを用いた65nm-node対応多層配線(低誘電率層間膜,配線材料及び一般)
- 分極緩和を考慮したFeRAM非線形信頼性予測モデル
- 低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
- 層間絶縁膜の空孔構造制御によるULSIデバイスの低消費電力化
- 3次元ソレノイド型インダクタを用いた低電力・超小型LC-VCO
- 高空孔率(50%)高強度(9GPa)自己組織化ポーラスシリカ膜を用いた32nmノードLSI向け超低誘電率膜(k=2.1)Cuダマシン多層配線(配線・実装技術と関連材料技術)
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- Effect of High-Resistivity Si Substrate on Antenna Transmission Gain for On-Chip Wireless Interconnects
- インテリジェントCMP(PNX200 : PASCAL)の開発 第2報 基本構成
- インテリジェントCMP(PNX200 : PASCAL)の開発 第1報 基本概念
- A New Plasma-Enhanced Co-Polymerization (PCP) Technology for Reinforcing Mechanical Properties of Organic Silica Low-k/Cu Interconnects on 300 mm Wafers(低誘電率層間膜,配線材料及び一般)
- 自己集合体化技術を用いた超低誘電率多孔質シリカ膜(低誘電率層間膜,配線材料及び一般)
- ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
- 低誘電率層間絶縁膜中のリン添加効果によるCuイオンドリフト抑制効果
- プラズマ・プロセス技術
- 陽電子消滅法を用いたポーラスLow-k膜の空孔連結性と吸湿特性の相関(配線・実装技術と関連材料技術)
- Low-kキャップ(k=3.1)を用いた低コスト・高性能Cu配線(k_=2.75)技術(配線・実装技術と関連材料技術)
- Ultra low-k 膜対応のCMP技術
- A 2.4GHz Differential Wavelet Generator in 0.18μm CMOS for 1.4Gbps UWB Impulse Radio in Wireless Inter/Intra-Chip Data Communication
- CT-1-7 無線インタコネクトと3次元集積(CT-1.Si集積回路配線の解析と設計,エレクトロニクス2)
- Low-k/Cu技術の現状と将来動向(High Speed and Optoelectronic Technology II, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- ポーラスシリカの低誘電率絶縁膜への応用
- ハイパーブレイン実現を目指した無線インタコネクションを用いた三次元集積技術(VLSI一般(ISSCC2005特集))
- Transmission Characteristics of Gaussian Monocycle Pulses for Inter-Chip Wireless Interconnections Using Integrated Antennas
- A CMOS Monocycle Pulse Generation Circuit in a Ultra-Wideband Transmitter for Intra/Inter Chip Wireless Interconnection
- VLSIチップ内・チップ間無線インタコネクト(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- A CMOS Monocycle Pulse Generation Circuit of UWB Transmitter for Intra/Inter Chip Wireless Interconnection
- 配線技術
- BST電気特性の下部電極依存性(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- ワイヤレス配線におけるSiおよび低誘電率基板の影響
- ウェハ保管環境の MOS デバイス特性への影響
- (Ba,Sr)TiO_3膜物性の下地Si基板方位依存性
- (Ba,Sr)TiO_3膜キャパシタ特性の電極金属依存性
- 0.1μm ULSI世代の超微細アルミニウム多層配線を実現するAl-CMP技術
- 新核形成法によるバリヤ層のないCVD-Al埋込配線形成
- Alダマシンプロセスによる多層配線形成
- アルミリフロースパッタ埋め込みとCMPによる溝配線形成
- 3. 45nm/32nm世代ULSI対応の最先端配線技術(次世代コンピュータを支える超高速・超高密度インタコネクション技術)
- 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線(配線・実装技術と関連材料技術)
- ギガビットスケールDRAM用TiN/Ti-CVDコンタクト技術
- 高温スパッタを用いたサブクォーターマイクロンのチタンサリサイド形成技術
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- シリコン熱酸化膜のホットエレクトロン耐性に及ぼす有機ガス汚染の影響
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- Plasma-enhanced polymerization thin films as a drift barrier for Cu interconnects
- Mechanical Strength of Multilayered Dielectric Structures Measured by Laser-Pulse Generated Surface-Acoustic-Wave Technique
- Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出(配線・実装技術と関連材料技術)
- RFバイアス光プローブ法を用いた電子エネルギー分布関数の測定
- Low-k材料とエッチング技術 (特集 半導体製造工程を変革する新プロセス技術) -- (最新トピックス1 新プロセス/新材料の導入)
- プラズマ重合法によるLow-k有機高分子膜成長技術とその応用( : 低誘電率層間膜及び配線技術)
- 低誘電率有機膜を用いたCuダマシン多層配線プロセス設計とその実証
- プラズマ重合BCB膜成長技術と銅ダマシン配線への適用
- Mechanical Property Determination of Thin Porous Low-k Films by Twin-Transducer Laser Generated Surface Acoustic Waves
- Theoretical Analysis of Elastic Modulus and Dielectric Constant for Low-k Two-Dimensional Periodic Porous Silica Films
- High Performance SiN-MIM Decoupling Capacitors with Surface-smoothed Bottom Electrodes for High-speed MPUs
- EB直描を用いた先端デバイスの試作
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- 0.15μm CMOS用CoSi_2サリサイド技術
- Effect of Phosphorus Atom in Self-Assembled Monolayer as a Drift Barrier for Advanced Copper Interconnects
- 表面改質エッチング技術を用いた高信頼性Cu/Low-k配線
- 目ずれマージンを確保した多層ハードマスク法によるデュアルダマシン形成(低誘電率層間膜,配線材料及び一般)
- Ti挿入による太幅銅配線のストレス誘起ボイドの抑制
- サブ0.1μm次世代LSIにおけるナノ界面制御技術による銅配線信頼性制御技術
- 低誘電率有機膜に銅を埋め込んだ高性能配線プロセスの開発
- Impact of Barrier Metal Sputtering on Low-k SiOCH Films with Various Chemical Structures
- A Metallurgical Prescription Suppressing Stress-induced Voiding (SIV) in Cu lines
- ユビキタス時代に対応したLSIデバイスの構造変革 : RF特性の及ぼす寄生抵抗・容量の影響(配線・実装技術と関連材料技術)
- パワースイングスパッタ法を用いたMOCVD-Cu配線用TaN膜の評価
- 半導体搬送ボックスのUV/光電子法によるクリーン化とMOSデバイスへの影響
- 3次元IC (半導体デバイス)
- UV/光電子クリーニング法の半導体搬送ボックスへの応用 (特集 酸化チタン光触媒の実用技術最前線) -- (応用開発事例)
- XPSによるサブミクロンCuビアホールのクリーニング方法の解析
- Measurement of Copper Drift in Methylsilsesquiazane-Methylsilsesquioxane Dielectric Films
- Measurement of Copper Drift in Methylsilsesquioxane Dielectric Films
- (Ba,Sr)TiO_3高誘電率膜特性の電極金属依存症
- 低誘電率絶縁膜材料の進化と最先端ULSI多層配線技術
- 安定な多孔質Low-k膜をいかに低コストで実現するか?
- Improvement of Uniformity and Reliability of Scaled-Down Cu Interconnects with Carbon-Rich Low-$k$ Films
- Chip-Level Performance Maximization Using ASIS (Application-Specific Interconnect Structure) Wiring Design Concept for 45nm CMOS Generation(Device,Low-Power, High-Speed LSIs and Related Technologies)
- Precise Taper-Angle-Control of Via Holes for Reliable Scaled-Down Low-$k$/Cu Interconnects
- Porous Low-$k$ Impacts on Performance of Advanced LSI Devices with GHz Operations
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出
- 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線
- ロバストLow-k(k〜2.5)配線の開発指針とインテグレーションによる性能検証(配線・実装技術と関連材料技術)
- A New Differential-Amplifier-Based Offset-Cancellation Sense Amplifier for Speed-Improvement of High-Density Static Random Access Memories in Scaled-Down Complementary Metal–Oxide–Semiconductor Technology
- Surface Control of Bottom Electrode in Ultra-Thin SiN Metal–Insulator–Metal Decoupling Capacitors for High Speed Processors
- Extrasmall-Area Three-Dimensional Solenoid-Shaped Inductor Integrated into High-Speed Signal Processing Complementary Metal–Oxide–Semiconductor Ultralarge-Scale Integrated Circuits
- A Novel Multilayered Ni–Zn-Ferrite/TaN Film for RF/Mobile Applications
- Defectless Monolithic Low-$k$/Cu Interconnects Produced by Chemically Controlled Chemical Mechanical Polishing Process with In situ End-Point-Detection Technique
- Microstructure Control of Low-Loss Ni–Zn Ferrite by Low-Temperature Sputtering for On-Chip Magnetic Film
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)
- InGaZnOのチャネルの酸素制御とGate/Drain Offset構造によるBEOLトランジスタの高信頼化(配線・実装技術と関連材料技術)
- Effects of the Metallurgical Properties of Upper Cu Film on Stress-Induced Voiding (SIV) in Cu Dual-Damascene Interconnects
- Impact of Barrier Metal Sputtering on Physical and Chemical Damages in Low-$k$ SiOCH Films with Various Hydrocarbon Content
- A Novel Gate Electrode Structure for Reduction of Gate Resistance of Sub-0.1 μm RF/Mixed-Signal Metal Oxide Semiconductor Field-Effect Transistors