低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
信頼性の高い65nmノートに完全対応したフルポーラスSiOCH(k=2.5)層間膜構造のデュアルダマシン配線(DDI)を以下の2つの技術を用いて実現した.一つは,Cuの凝集を抑制するためのプロセス温度の低温化であり,もう一つは,配線間,ビア間の絶縁耐性を向上させるために配線溝及びビア孔側壁のポーラスSiOCH膜表面を極薄の絶縁膜で覆う"DDポアシール"技術である.また,Cuの拡散耐性に優れたp-BCB膜をDDポアシールとして用いることによりバリアメタルを薄膜化でき,ビア抵抗,配線抵抗が低減した.これらの技術を適用したフルポーラス構造のDDIで,ポーラス(k=2.5)/リジツドSiOCH(k=2.9)層間膜構造のSDIに対し,配線CR積が24%改善した.
- 社団法人電子情報通信学会の論文
- 2004-06-14
著者
-
井上 尚也
大阪府立大学工学部情報工学科
-
植木 誠
NECエレクトロニクスLSI基礎開発研究所
-
伊藤 文則
NECエレクトロニクスLSI基礎開発研究所
-
竹内 常雄
NECエレクトロニクスLSI基礎開発研究所
-
小野寺 貴弘
NECエレクトロニクスLSI基礎開発研究所
-
成広 充
NECシステムデバイス研究所
-
阿部 真理
NECシステムデバイス研究所
-
斉藤 忍
NECシステムデバイス研究所
-
植木 誠
日本電気株式会社システムデバイス研究所
-
成廣 充
日本電気株式会社システムデバイス研究所
-
大竹 浩人
日本電気株式会社システムデバイス研究所
-
田上 政由
日本電気株式会社システムデバイス研究所
-
多田 宗弘
日本電気株式会社システムデバイス研究所
-
伊藤 文則
日本電気株式会社システムデバイス研究所
-
原田 恵充
日本電気株式会社システムデバイス研究所
-
阿部 真理
日本電気株式会社システムデバイス研究所
-
井上 尚也
日本電気株式会社システムデバイス研究所
-
新井 浩一
日本電気株式会社システムデバイス研究所
-
竹内 常雄
日本電気株式会社システムデバイス研究所
-
齋藤 忍
日本電気株式会社システムデバイス研究所
-
小野寺 貴弘
日本電気株式会社システムデバイス研究所
-
古武 直也
日本電気株式会社システムデバイス研究所
-
廣井 政幸
NECエレクトロニクス株式会社
-
関根 誠
NECエレクトロニクス株式会社
-
林 喜宏
日本電気株式会社システムデバイス研究所
-
原田 恵充
NECシステムデバイス研究所
-
植木 誠
日本電気株式会杜
-
植木 誠
東北大学:(現)新日本製鐵(株)
-
林 喜宏
NECシリコンシステム研究所
-
斎藤 忍
Necエレクトロニクスlsi基礎開発研究所
-
関根 誠
名古屋大学
-
林 喜宏
半導体MIRAI-ASET
-
多田 宗弘
NECデバイスプラットフォーム研究所
-
関根 誠
名大
-
大竹 浩人
東北大
-
林 喜宏
マイクロエレクトロニクス研究所
-
林 喜宏
日本電気株式会社
-
林 喜宏
Necエレクトロニクス Lsi基礎開研
-
田上 政由
Necエレクトロニクス株式会社lsi基礎開発研究所
-
古武 直也
Necエレクトロニクス株式会社lsi基礎開発研究所
-
林 喜宏
Necエレクトロニクス株式会社 Lsi基礎開発研究所
-
林 喜宏
ルネサスエレクトロニクス先行研究統括部
-
井上 尚也
ルネサスエレクトロニクス先行研究統括部
関連論文
- 2. プラズマエッチング装置技術開発の経緯,課題と展望(材料プロセス用フルオロカーボンプラズマ-現状と展望-)
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- ナノブリッジのCu配線への埋め込み技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- グリーンIT対応のフル多孔質low-k配線技術 : 無欠陥化に向けた材料・プロセス・配線構造の統合設計(配線・実装技術と関連材料技術)
- 密度変調Low-k膜を用いた32nm世代対応Cu配線技術(配線・実装技術と関連材料技術)
- 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極薄ポアシールを用いた65nm-node対応多層配線(低誘電率層間膜,配線材料及び一般)
- 分極緩和を考慮したFeRAM非線形信頼性予測モデル
- 低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
- 層間絶縁膜の空孔構造制御によるULSIデバイスの低消費電力化
- 3次元ソレノイド型インダクタを用いた低電力・超小型LC-VCO
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- インテリジェントCMP(PNX200 : PASCAL)の開発 第2報 基本構成
- インテリジェントCMP(PNX200 : PASCAL)の開発 第1報 基本概念
- TiバリアメタルによるCu配線信頼性向上
- ドライエッチング
- A New Plasma-Enhanced Co-Polymerization (PCP) Technology for Reinforcing Mechanical Properties of Organic Silica Low-k/Cu Interconnects on 300 mm Wafers(低誘電率層間膜,配線材料及び一般)
- ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
- 5.低誘電率(Low-k)材料のドライエッチング(ドライエッチングの科学と技術の新局面)
- プラズマ・プロセス技術
- C-12-36 微細CMOS大容量SRAMの高速化のための差動構成オフセットキャンセル型センスアンプ(DOCSA)(C-12.集積回路,一般セッション)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- 陽電子消滅法を用いたポーラスLow-k膜の空孔連結性と吸湿特性の相関(配線・実装技術と関連材料技術)
- Low-kキャップ(k=3.1)を用いた低コスト・高性能Cu配線(k_=2.75)技術(配線・実装技術と関連材料技術)
- Si(111)表面酸化のTDS観察
- 0.1μm ULSI世代の超微細アルミニウム多層配線を実現するAl-CMP技術
- 新核形成法によるバリヤ層のないCVD-Al埋込配線形成
- Alダマシンプロセスによる多層配線形成
- アルミリフロースパッタ埋め込みとCMPによる溝配線形成
- 3. 45nm/32nm世代ULSI対応の最先端配線技術(次世代コンピュータを支える超高速・超高密度インタコネクション技術)
- 2/3インチ200万画素IT-CCDイメージセンサ : 情報入力,コンシューマエレクトロニクス
- HDTV用200万画素FIT-OODイメージセンサ : 情報入力,コンシューマエレクトロニクス
- ナノブリッジのCu配線への埋め込み技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 振幅の増減に基づく音楽電子透かしにおけるリードソロモン符号を用いた音質改善法
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- 高充填密度石炭の熱間引張試験法の開発
- 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線(配線・実装技術と関連材料技術)
- 振幅の増減に基づく音楽電子透かしにおけるリードソロモン符号を用いた音質改善法(研究速報)
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- DVFSのための電圧ステップ幅制御およびリファレンス電圧制御を用いた高速電源電圧制御方式(学生・若手研究会)
- C-12-13 先端CMOSプロセス向けSRAM開発におけるSRAMセル諸特性の効率的ばらつき評価手法(C-12.集積回路,一般セッション)
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出(配線・実装技術と関連材料技術)
- RFバイアス光プローブ法を用いた電子エネルギー分布関数の測定
- プラズマ重合法によるLow-k有機高分子膜成長技術とその応用( : 低誘電率層間膜及び配線技術)
- 低誘電率有機膜を用いたCuダマシン多層配線プロセス設計とその実証
- プラズマ重合BCB膜成長技術と銅ダマシン配線への適用
- 海外, 国内向け伝送装置用新型実装架の開発
- 国内向け伝送装置用新型実装架の開発
- 45nm CMOSアプリケーション毎の配線構造最適化のための設計コンセプト:ASIS(低誘電率層間膜,配線材料及び一般)
- 微細銅配線において車載信頼性を実現するための新抵抗率評価手法(配線・実装技術と関連材料技術)
- ロバストLow-k(k〜2.5)配線の開発指針とインテグレーションによる性能検証 (シリコン材料・デバイス)
- EB直描を用いた先端デバイスの試作
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- コンタクト底部のSi表面状態によるコンタクト抵抗の劣化
- 不活性化による格子間シリコンの放出を考慮したヒ素のペア拡散モデル
- 石炭軟化溶融時の膨張挙動のモデル化(コークスプロセス工学の展開)
- 表面改質エッチング技術を用いた高信頼性Cu/Low-k配線
- 目ずれマージンを確保した多層ハードマスク法によるデュアルダマシン形成(低誘電率層間膜,配線材料及び一般)
- 1/2インチ768×492素子CCDイメージセンサ
- 縦形オーバフロー構造インターラインCCDイメージセンサ
- 3-7 p^+np^-構造フォトダイオードを用いたIL-CCDセンサの残像特性
- 4)高性能インターライン転送方式CCDイメージセンサ(テレビジョン電子装置研究会(第86回))
- 高性能インターライン転送方式CCDイメージセンサ
- Ti挿入による太幅銅配線のストレス誘起ボイドの抑制
- サブ0.1μm次世代LSIにおけるナノ界面制御技術による銅配線信頼性制御技術
- 研究開発の効率を飛躍的に高めるコンビナトリアルプラズマ解析装置 (特集 プラズマ技術の新しい挑戦)
- ドライエッチング技術の現状と将来
- 低誘電率有機膜に銅を埋め込んだ高性能配線プロセスの開発
- ユビキタス時代に対応したLSIデバイスの構造変革 : RF特性の及ぼす寄生抵抗・容量の影響(配線・実装技術と関連材料技術)
- パワースイングスパッタ法を用いたMOCVD-Cu配線用TaN膜の評価
- 3次元IC (半導体デバイス)
- A-7-19 音楽電子透かしにおける同期符号検出の改善法(A-7.情報セキュリティ,一般講演)
- 安定な多孔質Low-k膜をいかに低コストで実現するか?
- 振幅の増減に基づく音楽電子透かしにおけるリードソロモン符号を用いた音質改善法
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出
- 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線
- ロバストLow-k(k〜2.5)配線の開発指針とインテグレーションによる性能検証(配線・実装技術と関連材料技術)
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス (シリコン材料・デバイス)
- InGaZnOチャネルの酸素制御とGate/Drain Offset構造によるBEOLトランジスタの高信頼化 (シリコン材料・デバイス)
- フレキシブルデバイス創製に向けたプラズマ-ソフトマテリアル相互作用の解析
- フレキシブルデバイス創製に向けたプラズマーソフトマテリアル相互作用の解析
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)
- InGaZnOのチャネルの酸素制御とGate/Drain Offset構造によるBEOLトランジスタの高信頼化(配線・実装技術と関連材料技術)
- SP-3-3 臨床研修制度の現状と今後の見通しについて(SP-3 特別企画(3)外科志望者を増やすために,今やるべきことは?,第112回日本外科学会定期学術集会)
- InGaZnOチャネルの酸素制御と Gate/Drain Offset 構造によるBEOLトランジスタの高信頼化
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス