最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
スポンサーリンク
概要
- 論文の詳細を見る
- 2009-03-09
著者
-
中村 典生
Necエレクトロニクス先端デバイス開発事業部
-
松永 範昭
(株)東芝研究開発センターデバイスプロセス開発センター
-
松永 範昭
東芝
-
猪原 正弘
東芝
-
中山 武雄
東芝セミコンダクター社システムlsi事業部
-
小島 健嗣
東芝セミコンダクター社システムLSI事業部
-
岩本 敏幸
NECエレクトロニクス先端デバイス開発事業部
-
中原 寧
NECエレクトロニクス先端デバイス開発事業部
-
松岡 史倫
東芝セミコンダクター社システムLSI事業部
-
北野 友久
Necエレクトロニクス株式会社
-
東 篤志
東芝セミコンダクター社
-
佐々木 俊行
(株)東芝セミコンダクター社
-
青田 正司
東芝セミコンダクター社 システムLSI技術開発統括部
-
佐々木 俊行
東芝
-
犬宮 誠治
(株)東芝セミコンダクター社 プロセス技術開発センター
-
青田 正司
東芝
-
岩本 敏幸
NEC シリコンシステム研究所
-
中嶋 一明
東芝マイクロエレクトロニクス技術研究所
-
犬宮 誠治
東芝セミコンダクター社プロセス技術推進センター
-
長谷川 英司
Nec Electronics Corporation
-
中嶋 一明
東芝
-
中嶋 一明
東芝 セミコンダクター社
-
成瀬 宏
東芝株式会社
-
長友 浩二
(株)東芝セミコンダクター社SoC研究開発センター
-
長谷川 俊介
東芝
-
北村 陽介
東芝
-
高畑 和宏
東芝
-
岡本 浩樹
東芝
-
宮下 桂
東芝
-
石田 達也
東芝
-
福島 崇
東芝
-
原川 秀明
東芝
-
石塚 竜嗣
東芝
-
小向 敏章
東芝
-
長友 浩二
東芝
-
三本木 省次
東芝
-
中塚 圭祐
東芝
-
西郡 正人
東芝
-
野町 映子
東芝
-
小川 竜二
東芝
-
岡本 晋太郎
東芝
-
岡野 公俊
東芝
-
沖 知普
東芝
-
小野田 裕之
東芝
-
佐竹 正城
東芝
-
鈴木 陽子
東芝
-
内海 邦明
東芝
-
渡部 忠兆
東芝
-
吉水 康人
東芝
-
平井 友洋
NEC Electronics Corporation
-
相澤 宏一
NEC Electronics Corporation
-
岩本 敏幸
NEC Electronics Corporation
-
刈谷 奈由太
NEC Electronics Corporation
-
村松 諭
NEC Electronics Corporation
-
永原 誠司
NEC Electronics Corporation
-
中原 寧
NEC Electronics Corporation
-
岡田 紀雄
NEC Electronics Corporation
-
鈴木 達也
NEC Electronics Corporation
-
田上 政由
NEC Electronics Corporation
-
竹田 和浩
NEC Electronics Corporation
-
田中 聖康
NEC Electronics Corporation
-
谷口 謙介
NEC Electronics Corporation
-
富永 誠
NEC Electronics Corporation
-
筒井 元
NEC Electronics Corporation
-
渡辺 普
NEC Electronics Corporation
-
北野 友久
NEC Electronics Corporation
-
後藤 啓郎
NEC Electronics Corporation
-
中村 典生
NEC Electronics Corporation
-
東 篤志
東芝
-
松岡 史倫
東芝
-
相澤 宏一
NECエレクトロニクス株式会社先端デバイス開発部
-
渡部 忠兆
株式会社東芝半導体研究開発センター
-
犬宮 誠治
東芝
-
北野 友久
日本電気(株)
-
成瀬 宏
東芝
-
田上 政由
Necエレクトロニクス株式会社lsi基礎開発研究所
-
岡田 紀雄
Necエレクトロニクス株式会社先端デバイス開発部
-
中山 武雄
東芝
-
石田 達也
(株)東芝セミコンダクター社システムlsi事業部
-
岩本 俊幸
Nec Electronics Corporation
-
小島 健嗣
東芝
-
三本木 省二
東芝
-
岩本 俊幸
Necエレクトロニクス先端デバイス開発事業部
-
中原 寧
Necエレクトロニクス
-
西郡 正人
(株)東芝セミコンダクター社システムlsi事業部
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 一括後抜きプロセスを用いた低コストエアギャップ配線技術(配線・実装技術と関連材料技術)
- ポーラス Low-k/Cu 配線におけるダメージ修復技術
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- 45nmノード向け高信頼Cuデュアルダマシン配線のためのPVD/ALD/PVD積層バリアメタル構造
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象( : 低誘電率層間膜及び配線技術)
- 高性能Cu配線に向けたAlピラー技術
- F_2 (Ar) プラズマ前処理を用いたTiN上への選択Wヴィアプラグ形成
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- TiバリアメタルによるCu配線信頼性向上
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- 微細化限界を打破する最先端CMOSデバイス技術 (特集 明日を切り開くシステムLSI)
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- Ku帯オンチップマッチシリコンMOSFET MMIC
- C-2-30 Ku帯オンチップマッチSi MOSFET MMIC
- 微細MOSFETを用いたSPSTスイッチ
- 2.4Gb/s CMOSワンチップ光通信受信IC
- 2.4Gb/s CMOS1チップ光受信器
- シリコン上のスパイラルインダクタのモデリング
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- 次世代技術の詳細 45nm世代の論理LSI技術を確立 遅延時間を30%以上短縮 (Cover Story 特集 半導体・新進化論--微細化危機を3次元が救う)
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 次世代極薄ゲート酸窒化膜形成技術
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ポリメタルゲート電極技術
- W/poly-Si 積層構造による低抵抗ゲート電極(poly-metal ゲート)
- 高性能システム・オン・チップを実現する最先端CMOSプロセス「UX5」 (半導体デバイス特集) -- (基盤技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 100nm世代SOC対応CMOSプロセス
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- 最近の展望 メタルゲート技術の最近の展望
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- LaまたはAl添加によるHfSiON/SiO_2界面のダイポール変調に起因する移動度低下と閾値電圧シフトとの相関関係(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術(配線・実装技術と関連材料技術)
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- セルフスイッチングミキサを用いた1V電源電圧2GHz帯CMOSアップコンバータ
- 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
- 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 選択成長層からの固相拡散による浅接合トランジスタ
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- Ku帯オンチップマッチシリコンMOSFET MMIC
- HfSiON高誘電率ゲート絶縁膜技術
- プラズマ窒化を用いた低消費電力CMOS用高移動度・低リーク電流Poly-Si/HfSiONゲートスタックの形成(IEDM特集:先端CMOSデバイス・プロセス技術)
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- TFT SRAMを用いた3D-FPGAの開発(デザインガイア2010 : VLSI設計の新しい大地)
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響 (シリコン材料・デバイス)
- メタルゲートトランジスタの性能検証
- メタルゲートトランジスタの性能検証
- エピタキシャルチャネルMOSFETによるアナログ特性の改善
- TEOSとtert-butoxideを用いたZr/Hfシリケイト薄膜の熱CVD
- Ku帯オンチップマッチシリコンMOSFET MMIC
- 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
- フラッシュメモリー過剰消去メカニズムの解析 : スケーリング則に対する新しい制約
- 22nm世代システムLSIに向けたhigh-k/メタルゲートデバイス技術
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術
- CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響(配線・実装技術と関連材料技術)
- High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))