100nm世代SOC対応CMOSプロセス
スポンサーリンク
概要
- 論文の詳細を見る
1.0Vで駆動する100nm世代の汎用ASIC対応のCMOS技術を開発した。この世代で大きな問題となる熱問題からくるパッケージの制約を考慮したI_<OFF>/I_Gターゲットを設定した。汎用性を考えると0.3nA/μm〜5nA/μmがI_<OFF>のターゲットとなる。この制約の中でデバイス性能を最適化するキー技術として、水素前処理・ラジカル酸窒化からなるゲート絶縁膜設計、オフセットスペーサーの最適化・s-RTAからなるSD設計があり、これらの最適化を行い、ターゲットスペックの実現を実証した。
- 社団法人電子情報通信学会の論文
- 2002-01-15
著者
-
中村 典生
Necエレクトロニクス先端デバイス開発事業部
-
小山 晋
NEC エレクトロニクス(株)
-
今井 清隆
NECエレクトロニクス先端デバイス開発事業部
-
深作 克彦
ソニー株式会社
-
小山 晋
NECエレクトロニクス、先端デバイス開発事業部
-
松田 友子
NECエレクトロニクス、先端デバイス開発事業部
-
国宗 依信
NECエレクトロニクス、先端デバイス開発事業部
-
小野 篤樹
NEC エレクトロンデバイス 先端デバイス開発本部
-
深作 克彦
NEC エレクトロンデバイス 先端デバイス開発本部
-
平井 友洋
NEC エレクトロンデバイス 先端デバイス開発本部
-
真壁 真理子
NEC エレクトロンデバイス 先端デバイス開発本部
-
松田 友子
NEC エレクトロンデバイス 先端デバイス開発本部
-
国宗 依信
NEC エレクトロンデバイス 先端デバイス開発本部
-
瀧本 道也
NEC エレクトロンデバイス 先端デバイス開発本部
-
池澤 延幸
NEC エレクトロンデバイス 先端デバイス開発本部
-
山田 泰久
NEC エレクトロンデバイス 先端デバイス開発本部
-
小場 文夫
NEC エレクトロンデバイス 先端デバイス開発本部
-
今井 清隆
NEC エレクトロンデバイス 先端デバイス開発本部
-
中村 典生
NEC エレクトロンデバイス 先端デバイス開発本部
-
平井 友洋
NEC Electronics Corporation
-
池澤 延幸
Necエレクトロニクス(株)
-
小野 篤樹
Necエレクトロンデバイス 先端デバイス開発本部
-
山田 秦久
Nec エレクトロンデバイス 先端デバイス開発本部
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 最適入射角度の低速酸素イオンを用いたSIMS によるボロンのゲート酸化膜突き抜け現象の解析
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 100nm世代SOC対応CMOSプロセス
- 1.0V駆動による高性能70nm CMOS技術
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
- 極薄ゲート酸化膜への窒素導入がNBTIに及ぼす影響
- C-11-1 低エネルギーヒ素注入とリンの混合注入によるソース/ドレイン形成技術
- SOI基板を用いた5マスクCMOS技術
- SOI基板を用いた5マスクCMOS技術
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- 0.15μm部分一括EB直描技術
- 部分一括EB対応近接効果補正処理
- SOC対応の90nmノードCMOSプロセス技術
- プロセス 0.1μm世代(UX6)トランジスタ技術の開発 (半導体デバイス特集) -- (基盤技術)
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発