高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
スポンサーリンク
概要
- 論文の詳細を見る
- 2007-01-19
著者
-
大野 圭一
ソニー株式会社コンスーマプロダクツ&デバイスグループ半導体事業本部セミコンダクタテクノロジー開発部門
-
佐藤 力
株式会社 東芝セミコンダクター社
-
松尾 浩司
(株)東芝セミコンダクタ社プロセス技術開発センター
-
池田 昌弘
Necエレクトロニクス先端デバイス開発事業部
-
斎藤 正樹
ソニー(株)
-
藤田 繁
ソニー株式会社
-
山崎 博之
(株)東芝セミコンダクタ社プロセス技術開発センター
-
松本 拓治
三菱電機株式会社ULSI技術開発センター
-
松本 拓治
ソニー株式会社
-
新居 英明
(株)東芝セミコンダクタ社システムlsi第一事業部システムlsiデバイス技術開発部
-
吉田 健司
東芝セミコンダクター社システムlsi事業部
-
太田 和伸
ソニー株式会社
-
渡辺 竜太
東芝セミコンダクター社システムLSI事業部
-
今井 清隆
NECエレクトロニクス先端デバイス開発事業部
-
岩井 正明
東芝セミコンダクター社システムLSI事業部
-
山崎 崇
ソニー株式会社
-
佐貫 朋也
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
岡山 康則
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
岩本 俊幸
NECエレクトロニクス株式会社
-
藤巻 剛
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
木村 泰巳
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
渡辺 竜二
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
菰田 泰生
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
英保 亜弓
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
相川 恒
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
山口 理恵
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
森本 類
ソニー株式会社
-
大島 亮介
ソニー株式会社
-
横山 孝司
ソニー株式会社
-
鉢峰 清太
ソニー株式会社
-
十河 康則
ソニー株式会社
-
志野 誠也
ソニー株式会社
-
金井 貞夫
ソニー株式会社
-
高橋 誠司
ソニー株式会社
-
前田 英訓
ソニー株式会社
-
岩田 敏彦
ソニー株式会社
-
竹川 陽一
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
大石 要
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
東郷 光洋
NECエレクトロニクス株式会社
-
深作 克彦
ソニー株式会社
-
高須 靖夫
(株)東芝セミコンダクタ社プロセス技術開発センター
-
猪熊 英幹
(株)東芝セミコンダクタ社プロセス技術開発センター
-
松尾 浩二
(株)東芝セミコンダクタ社プロセス技術開発センター
-
佐藤 力
(株)東芝セミコンダクタ社プロセス技術開発センター
-
中澤 正志
ソニー株式会社
-
片桐 孝浩
ソニー株式会社
-
中澤 圭一
ソニー株式会社
-
新山 卓
ソニー株式会社
-
手塚 友樹
ソニー株式会社
-
香川 恵永
ソニー株式会社
-
長岡 弘二郎
ソニー株式会社
-
村松 諭
NECエレクトロニクス株式会社
-
岩佐 誠一
(株)東芝セミコンダクタ社プロセス技術開発センター
-
三本木 省二
(株)東芝セミコンダクタ社プロセス技術開発センター
-
吉田 健司
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
須之内 一正
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
岩井 正明
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
斉藤 正樹
ソニー株式会社
-
榎本 容幸
ソニー株式会社
-
成瀬 宏
(株)東芝セミコンダクタ社プロセス技術開発センター
-
山田 誠司
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
長島 直樹
ソニー株式会社
-
桑田 孝明
NECエレクトロニクス株式会社
-
松岡 史倫
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
藤巻 剛
(株)東芝セミコンダクター社
-
大野 圭一
ソニー株式会社
-
大島 享介
ソニー株式会社
-
岩本 敏幸
NEC Electronics Corporation
-
村松 諭
NEC Electronics Corporation
-
古田 健司
東芝セミコンダクター社システムlsi事業部
-
松岡 史倫
東芝
-
池田 昌弘
Necエレクトロニクス
-
成瀬 宏
東芝
-
相川 恒
株式会社東芝セミコンダクター社システムLSI事業部
-
佐貫 朋也
株式会社東芝セミコンダクター社システムLSI事業部
-
岩本 俊幸
Nec Electronics Corporation
-
木村 泰己
(株)東芝セミコンダクタ社システムlsi第一事業部システムlsiデバイス技術開発部
-
三本木 省二
東芝
-
須之内 一正
(株)東芝セミコンダクター社
-
岩本 俊幸
Necエレクトロニクス先端デバイス開発事業部
-
松岡 史倫
(株)東芝セミコンダクター社システムlsi事業部
関連論文
- 0.9μm Pitch Pixel CMOSイメージセンサ設計手法(固体撮像技術)
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- RIEプラズマ耐性の持つ、ポーラスPE-CVD SiOC膜(k
- Tiバリア表面窒化プロセスによる低抵抗・高信頼性Cu配線の開発(配線・実装技術と関連材料技術)
- 0.13μmCMOSに向けた新配線設計コンセプト「トリプル・ダマシン」を用いた性能向上
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- Cat-CVD法を用いた極薄ゲート絶縁膜の形成
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- 局所歪みチャネル技術による高駆動能力55nmCMOSの作製
- 高信頼性と高性能を両立するシステムオンチップ対応CMOS
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- CBCM法を用いたゲート絶縁膜の容量測定
- デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
- ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
- [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
- (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 0.25μmSRAMセンターワードライン型セル
- 0.9μm Pitch Pixel CMOS イメージセンサ設計手法
- ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- ESS技術を用いたSON-MOSFETの作成
- シリコンの表面マイグレーションを利用した新しい基板エンジニアリング 〜ESS(Empty Space in Siliton) による大面積 SON(Silicon on Nothing)の形成〜
- シリコンの表面マイグレーションを利用した大面積SON(Silicon on Noting)の形成
- ED2000-131 / SDM2000-113 / ICD-2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 次世代技術の詳細 45nm世代の論理LSI技術を確立 遅延時間を30%以上短縮 (Cover Story 特集 半導体・新進化論--微細化危機を3次元が救う)
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 45nm node 向け塗布ポーラス low-k 膜の材料設計
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 100nm世代SOC対応CMOSプロセス
- 1.0V駆動による高性能70nm CMOS技術
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 極薄SOI層と素子間分離領域の形成を一体化する新技術 : SBSI : SiGe選択エッチング特性の硝酸濃度依存性(2004先端半導体デバイスの基礎と応用に関するアジア太平洋会議)
- 極薄SOI層と素子間分離領域の形成を一体化する新技術 : SBSI : SiGe選択エッチング特性の硝酸濃度依存性(2004先端半導体デバイスの基礎と応用に関するアジア太平洋会議)
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
- 極薄ゲート酸化膜への窒素導入がNBTIに及ぼす影響
- C-11-1 低エネルギーヒ素注入とリンの混合注入によるソース/ドレイン形成技術
- SOI基板を用いた5マスクCMOS技術
- SOI基板を用いた5マスクCMOS技術
- Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
- 90nm世代におけるSoC向け高集積混載SRAM技術(MRAM,不揮発メモリ,メモリ,一般)
- SOI上に形成された1Tゲインセル(FBC)を使ったメモリ設計 : 4F^2サイズの新原理メモリセルの提案
- 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS LSIにおけるCu配線のストレスボイディング現象 : via直下に出来るストレスボイドと配線レイアウトとの関係
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- 東京都玉川上水の水路法面崩落と樹木管理に関する研究
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- プロセス 0.1μm世代(UX6)トランジスタ技術の開発 (半導体デバイス特集) -- (基盤技術)
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- 135GHz-f_ 70nm SOI-CMOS技術
- 1.8V,2.5GHz動作マルチプレクサ/デマルチプレクサ M69897VP/M69899VP (特集 IT時代におけるLSI)
- Cu-Ag合金シードを用いたCu配線の信頼性改善
- 低消費電力型BiCMOS用シャロウトレンチ最適化の検討
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- サブ100nmCMOSロジック用1.5nmゲート酸窒化膜におけるノックオン酸素の影響
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発
- High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))
- 1.2μm裏面照射型イメージセンサにおける飽和信号増大と混色抑制のための三次元構造(固体撮像技術および一般)