極薄ゲート酸化膜への窒素導入がNBTIに及ぼす影響
スポンサーリンク
概要
- 論文の詳細を見る
CMOS LSIの長期信頼性に影響を与えるPMOSFETのNBTI(Negative Bias Temperature Instability)について検討を行った。その結果、ゲート酸化膜における水素、あるいは水素関連物質の存在がしきい値電圧の変動に影響を及ぼすことがわかった。また、膜中の窒素がNBTIを促進することが明らかになり、NBTIによって支配される長期信頼性を向上させるためには界面の水素濃度を低減し、また酸化膜中における窒素濃度を最適化する必要があることが示唆された。
- 社団法人電子情報通信学会の論文
- 2000-11-23
著者
-
堀内 忠彦
NECエレクトロニクス(株)先端プロセス事業部
-
今井 清隆
NECエレクトロニクス先端デバイス開発事業部
-
堀内 忠彦
Necエレクトロンデバイス先端デバイス開発本部
-
君塚 直彦
NECエレクトロンデバイス先端デバイス開発本部
-
飯塚 貴弘
NECエレクトロンデバイス先端デバイス開発本部
-
Liu C.T.
Bell Labs, Lucent Technologies
-
Keller R.C.
Bell Labs, Lucent Technologies
-
Liu C.t.
Bell Labs Lucent Technologies
-
Keller R.c.
Bell Labs Lucent Technologies
-
君塚 直彦
Necエレクトロニクス、先端デバイス開発事業部
-
飯塚 貴弘
ルネサスエレクトロニクス株式会社
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 極微細MOSトランジスタのプロセス誘起応力に関する有限要素解析 : 有限要素応力解析と収束電子線回折によるその妥当性の検討(材料の内部構造と力学特性)
- 16Mb無負荷型4トランジスタSRAMマクロの開発
- 無負荷型4トランジスタSRAMマクロの開発(2) : ビット線間カップリング容量の削減
- 無負荷型4トランジスタSRAMマクロの開発(1) : セル動作及びデータ安定保持回路
- オンチップパルスジェネレータを用いた高周波パルス電流によるEM評価
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 100nm世代SOC対応CMOSプロセス
- 1.0V駆動による高性能70nm CMOS技術
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- TiN/Ti積層膜を用いたAr雰囲気熱処理によるTiサリサイド形成方法の検討
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
- 極薄ゲート酸化膜への窒素導入がNBTIに及ぼす影響
- C-11-1 低エネルギーヒ素注入とリンの混合注入によるソース/ドレイン形成技術
- SOI基板を用いた5マスクCMOS技術
- SOI基板を用いた5マスクCMOS技術
- チタン・シリサイドプロセスにおける構造相転移の問題について
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SPICEモデルを用いた特性合わせ込みにおける誤差指標の提案(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmCMOS用ポリSiGeゲート電極技術 (半導体デバイス特集) -- (基盤技術)
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発