ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
スポンサーリンク
概要
- 論文の詳細を見る
0.1μm級CMOSを実現するためには、ドレイン領域を低抵抗で浅い接合にする必要がある。本報告では、浅い接合形成方法としてポリSi, SiO_2構造からのボロン拡散(BDSOX)法を新たに提案し、BDSOX法により、高濃度(約10^20>cm^-3>)で浅い接合(40nm以下)が形成できることを示した。また、BDSOX法を用いて試作した0.18μmPMOSFETでは、電流駆動能力を維持して短チャネル効果を抑制できることを示した。更に、BDSOX法を用いたプロセスは、NMOSとPMOSを形成する際に、従来から用いられているマスクプロセスを用いることができるので、CMOSプロセスへの適合性が優れていることを示した。
- 社団法人電子情報通信学会の論文
- 1994-07-25
著者
-
國尾 武光
NECシリコンシステム研究所
-
東郷 光洋
NECシリコンシステム研究所
-
最上 徹
NEC Corporation
-
國尾 武光
Necマイクロエレクトロニクス研究所
-
最上 徹
Nec シリコンシステム研究所
-
東郷 光洋
NECエレクトロニクス株式会社
-
最上 徹
Necシリコンシステム研究所
-
最上 徹
日本電気(株) マイクロエレクトロニクス研究所
-
東郷 光洋
日本電気株式会社 シリコンシステム研究所
-
東郷 光洋
Nec
-
最上 徹
Necシステムデバイス研究所
-
上沢 兼一
NEC
-
上沢 兼一
日本電気マイクロエレクトロニクス研究所
-
國尾 武光
Nec マイクロエレクトロニクス研
関連論文
- スマートカードLSI混載用128KビットFeRAMマクロ
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- 伝送線路を用いたオンチップGHzクロック分配手法
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
- ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
- 0.15μm CMOSトランジスタの特性
- 1T/2C FeRAMの疲労・インプリント特性
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- DSPの低電力省面積技術
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- C-11-2 垂直電界に関するバルクMOSFETとSOI-MOSFETの比較
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 真性チャネルSOI-MOSFETのV_ばらつきに対する電界の二次元効果の影響
- ストライプトゲート真性半導体チャネルSOI-MOSFETのしきい値制御に関するシミュレーション
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 26aWZ-6 3次元アトムプローブと陽電子消滅法によるイオン注入不純物の拡散挙動解析(26aWZ 格子欠陥・ナノ構造(半導体),領域10(誘電体格子欠陥,X線・粒子線フォノン))
- SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
- ▽(ナブラ)トレンチアイソレーション : 256M DRAM素子分離技術
- 64Mb高速DRAMマクロの開発
- C-12-75 高速64Mb DRAMマクロの開発(3) : アレイ部の高速化技術
- C-12-74 高速64Mb DRAMマクロの開発(2) : 制御回路部の高速化
- C-12-73 高速64MbDRAMマクロの開発(1) : チップ構成及び性能ついて
- 低電圧MOSFETの設計指針
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- p^+ポリシリコンゲートMOS構造における極薄ゲート酸化膜信頼性
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 多分割アレイ構造を有する30ns 256Mb DRAM
- イオン注入後の熱処理による転位ループ成長とボロン再分布の検討
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- サブ100nmCMOSロジック用1.5nmゲート酸窒化膜におけるノックオン酸素の影響
- 3次元IC (半導体デバイス)
- ギガビット時代のDRAM技術
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析
- DMA SRAM TEGにより解析したSRAMのスタティックノイズマージンにおけるDIBLばらつきの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)