SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
スポンサーリンク
概要
- 論文の詳細を見る
低電圧化したCMOSの性能を引出すには速度、動作電力、待機電力の3者を調停する最適なV_<TH>、V_<DD>、T_<OX>の設定が必須である。このような最適化を、多数ブロックから成り、複数のV_<TH>、V_<DD>、T_<OX>を使用する複雑なSoCにおいて実現するため、SoCの性能を1個の数値で代表できる評価関数(拡張エネルギ遅延積)を提案し、その妥当性を示した。この評価関数を用いると、最小値探索等によって最適なV_<TH>、V_<DD>、T_<OX>割当てを機械的に決定することができる。本方法により種々のSoC構成についてV_<TH>等を複数化する効果を評価したところ、特に要求速度が異なるブロックが混載されたSoCで有効性が高いケースが多いことが判った。
- 社団法人電子情報通信学会の論文
- 2002-01-15
著者
-
最上 徹
Nec シリコンシステム研究所
-
最上 徹
Necシリコンシステム研究所
-
最上 徹
日本電気(株) マイクロエレクトロニクス研究所
-
竹内 潔
NEC システムデバイス・基礎研究本部 シリコンシステム研究所
-
最上 徹
Nec シリコンシステム研
-
竹内 潔
NECエレクトロニクス株式会社LSI基礎開発研究所
関連論文
- 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
- 新規格化法を用いたファブ/テクノロジ/水準間比較によるランダムしきい値ばらつき評価(IEDM(先端CMOSデバイス・プロセス技術))
- 微細MOSデバイスにおけるランダムばらつき(プロセス・デバイス・回路シミュレーション及び一般)
- 1.MOSトランジスタのスケーリングに伴う特性ばらつき(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
- 増大する微細MOSトランジスタの特性ばらつき : 現状と対策
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
- 0.15μm CMOSトランジスタの特性
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SRAM: 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- C-11-2 垂直電界に関するバルクMOSFETとSOI-MOSFETの比較
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 真性チャネルSOI-MOSFETのV_ばらつきに対する電界の二次元効果の影響
- ストライプトゲート真性半導体チャネルSOI-MOSFETのしきい値制御に関するシミュレーション
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- 飽和V_ばらつきの解析とそのSRAMへの影響評価(IEDM特集(先端CMOSデバイス・プロセス技術))
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 26aWZ-6 3次元アトムプローブと陽電子消滅法によるイオン注入不純物の拡散挙動解析(26aWZ 格子欠陥・ナノ構造(半導体),領域10(誘電体格子欠陥,X線・粒子線フォノン))
- SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- p^+ポリシリコンゲートMOS構造における極薄ゲート酸化膜信頼性
- フルバンド・デバイスシミュレーションによる歪みSiGe/Si-pMOSFETのキャリア輸送特性解析(プロセス・デバイス・回路シミュレーション及び一般)
- GIDLを考慮したLSTP向けFinFETの設計(先端CMOSデバイス・プロセス技術)
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- MOSFETの特性に及ぼす速度飽和領域の影響
- C-11-1 微細MOSトランジスタの特性ばらつきの研究(C-11.シリコン材料・デバイス,一般セッション)
- 不均一垂直不純物分布によるMOSFETのしきい値ばらつき制御
- 不均一垂直不純物分布によるMOSFETのしきい値ばらつき制御
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- サブ100nmCMOSロジック用1.5nmゲート酸窒化膜におけるノックオン酸素の影響
- 微細MOSFETの特性ばらつきに関する最近の動向について
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析
- DMA SRAM TEGにより解析したSRAMのスタティックノイズマージンにおけるDIBLばらつきの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)