Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(<特集>IEDM特集:先端CMOSデバイス・プロセス技術)
スポンサーリンク
概要
- 論文の詳細を見る
低消費電力用、90nmノード向けに閾値バランスの取れたHfSiOゲートトランジスタを実現した。キーテクノロジーは、Poly-Si/HfSiO界面酸化によって引き起こされる閾値不安定性の抑制と閾値コントロールで用いたチャネルエンジニアリングである.これらの技術を用いて、5pA/μm以下のIoffで高Ion(N/PFET: 469/140 μA/μm)を有するHfSiOゲートCMOSを実現した。また、リングオシレーター及び読み取りマージンのあるSRAMセル動作を確認した。
- 社団法人電子情報通信学会の論文
- 2004-01-09
著者
-
小倉 卓
Necエレクトロニクス株式会社
-
小倉 卓
(株)genusion
-
五十嵐 信行
NEC(株)システムデバイス研究所
-
辰巳 徹
NEC シリコンシステム研究所
-
最上 徹
Nec シリコンシステム研究所
-
寺井 真之
早稲田大学
-
寺井 真之
日本電気株式会社デバイスプラットフォーム研究所
-
岩本 敏幸
NEC シリコンシステム研究所
-
小倉 卓
NEC シリコンシステム研究所
-
寺井 真之
NEC シリコンシステム研究所
-
渡辺 啓仁
NEC シリコンシステム研究所
-
渡部 平司
NEC シリコンシステム研究所
-
五十嵐 信行
NEC シリコンシステム研究所
-
宮村 真
NEC シリコンシステム研究所
-
西藤 哲史
NEC シリコンシステム研究所
-
森岡 あゆ香
NEC シリコンシステム研究所
-
渡部 宏治
NEC シリコンシステム研究所
-
斎藤 幸重
NEC シリコンシステム研究所
-
矢部 裕子
NEC シリコンシステム研究所
-
五十嵐 多恵子
NEC シリコンシステム研究所
-
増崎 幸治
NEC シリコンシステム研究所
-
望月 康則
NEC シリコンシステム研究所
-
最上 徹
Nec シリコンシステム研
-
最上 徹
Necシステムデバイス研究所
-
五十嵐 多恵子
日本電気(株)システムデバイス研究所
-
森岡 あゆ香
日本電気(株)システムデバイス研究所
-
五十嵐 信行
日本電気株式会社システムデバイス研究所
-
望月 康則
Necシステムデバイス研究所
-
渡部 平司
NECシステムデバイス研究所
-
渡部 宏治
日本電気株式会社システムデバイス研究所
-
渡辺 啓仁
日本電気株式会社
-
西藤 哲史
日本電気株式会社
-
増崎 幸治
日本電気株式会社
-
岩本 俊幸
Nec Electronics Corporation
-
辰巳 徹
日本電気株式会社
-
辰巳 徹
Nec シリコンシステム研
-
Terai Masayuki
Department Of Applied Physics Waseda University
-
森岡 あゆ香
NECグリーンイノベーション研究所
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 弗素化アモルファスカ-ボン低誘電率膜の生成とULSI多層配線への適応 (特集 新材料の導入と半導体プロセス技術)
- スマートカードLSI混載用128KビットFeRAMマクロ
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- SiGe/Siフォトディテクタ搭載1Gb/sx8チャネルSi-OEICの開発
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- Physical model for reset state of Ta2O5/TiO2-stacked resistance random access memory (Special issue: Solid state devices and materials)
- TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
- 極薄プラズマ酸窒化膜MOSFETのNBTI信頼性に対する窒素プロファイルとフッ素注入の効果(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 45nmノード低消費電力デバイス用Ni_xSi/HfSiONゲートスタック構造(プロセスクリーン化と新プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- ストライプトゲート真性半導体チャネルSOI-MOSFETのしきい値制御に関するシミュレーション
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 27p-ZF-8 可視発光Siの作製と物性 : イオン照射フッ酸処理法と陽極化成法
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
- 不純物トラップメモリによる電荷の面内再分配抑制と高温保持力向上(新メモリ技術とシステムLSI)
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- Breakdown Mechanisms and Lifetime Prediction for 90-nm-Node Low-Power HfSiON/SiO_2 CMOSFETs
- Influence of Charge Traps within HfSiON Bulk on Positive and Negative Bias Temperature Instability of HfSiON Gate Stacks
- 1.2nm HfSiON/SiON Stacked Gate Insulators for 65-nm-Node MISFETs
- Breakdown Mechanisms and Lifetime Prediction for 90nm-node Low-power HfSiON/SiO_2 CMOSFETs
- Influences of Traps within HfSiON Bulk on Positive- and Negative-Bias Temperature Instability of HfSiON Gate Stacks
- 1.2nm HfSiON/SiON stacked gate insulators for 65nm-node MISFETs
- 相制御Niフルシリサイド電極を用いたHfSiON高誘電率ゲート絶縁膜MOSFETの作製と電気特性の評価
- 組成制御Niフルシリサイド電極を用いた低消費電力向けHfSiONゲート絶縁膜MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- p^+ポリシリコンゲートMOS構造における極薄ゲート酸化膜信頼性
- TEMエネルギー損失分光を用いたhigh-k絶縁膜の誘電的性質の評価(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 不均一垂直不純物分布によるMOSFETのしきい値ばらつき制御
- 不均一垂直不純物分布によるMOSFETのしきい値ばらつき制御
- 選択成長層からの固相拡散による浅接合トランジスタ
- グラファイト・ナノリボンの電子構造
- グラファイト・ナノクリスタルおよびグラファイト・ナノリボンの作製
- Ni(111)表面上単原子層グラファイトの構造解析
- 3p-J-12 単原子層h-BNに被膜されたNi(111)表面上におけるグラファイト吸着層の成長及び電子状態の観察
- 3a-K-3 Ni(111)表面上のグラファイト及びh-BN単原子層膜の構造解析
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御(IEDM(先端CMOSデバイス・プロセス技術))
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- 組成制御Niフルシリサイド電極とHfSiON高誘電率ゲート絶縁膜を用いた低消費電力MOSトランジスタ (特集 次世代半導体製造のための新プロセス技術・新材料)
- 電子ビーム励起表面反応を用いたナノメータエッチング
- 特集企画にあたって
- シリコン酸化膜の原子スケール評価とAtomic Layer Depositionによる高誘電体薄膜形成
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- Ti挿入による太幅銅配線のストレス誘起ボイドの抑制
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- TEOSを原料としてリモートプラズマCVD法により作製したSiO_2膜の電流伝導機構
- リモートプラズマCVD法による高品質SiO_2膜の低温形成とSi-MOSFETへの応用
- HfO_2/SiO_2界面の熱安定性のHAADF-STEM評価 : Hf分布の定量的測定と拡散係数の決定
- Si酸窒化膜/Si(001)界面研究の最近の展開
- Sio_2/Si 界面構造の原子スケール直接観察
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- 22aWB-9 SiO_2/Si(001)界面構造の原子スケール直接観察
- HREM断面観察を用いたSiO_2/Si界面平坦性の定量測定
- プラズマCVDによる低誘電率絶縁膜堆積技術 (特集 半導体製造プロセス用ケミカルスの新展開(Part1))
- 半導体メモリー用HSG-Siキャパシタの開発
- 31a-WC-10 Si/Ge界面2x1秩序構造のHREM, GID観察
- 半球状グレインポリシリコンの形成機構
- 異方性選択エピタキシャル成長を用いたギガビットDRAMコンタクト技術 : セルフアラインコンタクトパッドの形成
- サブ100nmCMOSロジック用1.5nmゲート酸窒化膜におけるノックオン酸素の影響
- Atomic Structural Analysis of a Monolayer Epitaxial Film of Hexagonal Boron Nitride/Ni(111) studied by LEED Intensity Analysis(Interfaces by various techniques)
- Effects of Si/Ni composition ratio of NixSiy gate electrode and Hf/Si composition ratio of Hf-based high-k insulator on threshold voltage controllability and mobility of metal-oxide-semiconductor field-effect transistors
- A Parallel Method to Extract Critical Areas of Net Pairs for Diagnosing Bridge Faults
- サマリー・アブストラクト
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討(組込みアーキテクチャ,組込み技術とネットワークに関するワークショップETNET2012)
- スピン論理集積回路における基本ゲートの高信頼化技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討
- 不揮発性CPUを用いた待機電力ゼロの電子システムの検討