Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
スポンサーリンク
概要
- 論文の詳細を見る
チップ面積29mm^2の1.8V単一電源16Mbit-DINOR(Divided bit line NOR)型BGOフラッシュメモリを0.25umルール、3層メタル配線CMOSプロセスで開発した。高電圧発生用のチャージポンプ回路には、GPPD(Gate-Protected Poly-Diode)を使用することにより、基板効果の影響を解消し電圧発生効率を改善した。読み出し動作に関しては、ATDパルスを受けて昇圧するワード線ブースト回路を使用することにより、電源電圧1.8Vで72nsという高速アクセスを実現した。
- 社団法人電子情報通信学会の論文
- 1999-05-28
著者
-
小倉 卓
(株)genusion
-
清水 悟
三菱電機(株)ULSI開発研究所
-
木村 広嗣
三菱電機(株) メモリ事業統括部
-
川尻 良樹
(株)日立製作所中央研究所
-
川尻 良樹
(株)genusion
-
三原 雅章
(株)GENUSION
-
小林 和男
(株)GENUSION
-
清水 悟
株式会社ルネサステクノロジ
-
小倉 卓
三菱電機(株) メモリ事業統括部
-
三原 雅章
三菱電機(株) メモリ事業統括部
-
宮脇 好和
三菱電機(株) メモリ事業統括部
-
早坂 隆
三菱電機(株) メモリ事業統括部
-
小林 和男
三菱電機(株) メモリ事業統括部
-
大前 正
三菱電機(株) メモリ事業統括部
-
槙本 ひろみ
三菱電機(株) メモリ事業統括部
-
和田 正志
(株)日立超LSIシステムズ
-
園山 浩史
(株)日立超LSIシステムズ
-
衛藤 潤
(株)日立製作所
-
川尻 良樹
Genusion
関連論文
- 低電圧対応WポリサイドデュアルゲートCMOS
- 0.15μm CMOSトランジスタの高性能,高信頼性化プロセス
- ECL 1 Mb Bi-CMOS DRAM の回路設計
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
- ファイル応用を指向した256MビットDRAMの回路技術
- 45nmノード低消費電力デバイス用Ni_xSi/HfSiONゲートスタック構造(プロセスクリーン化と新プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ミラー補償による高集積DRAM用電圧リミタ回路の安定化
- 3.3V単一電源、16MビットDINOR型フラッシュメモリ
- 高速版64Mフラッシュメモリ (特集 IT社会に貢献する半導体)
- NOR型フラッシュメモリにおける過剰消去検出手法とその応用
- 低電圧フラッシュメモリのワード線ブースト方式と行冗長方式
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低電圧動作マージンを拡大した1MビットBiCMOS TTL SRAM
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御(IEDM(先端CMOSデバイス・プロセス技術))
- Guest Paper 発想の転換 100Mバイト/秒で書けるフラッシュ・メモリを開発--NOR並みの高速読み出しも可能
- 加熱効率の良い取鍋加熱装置の全面的活用による灯油使用量の削減
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- TEOSを原料としてリモートプラズマCVD法により作製したSiO_2膜の電流伝導機構
- リモートプラズマCVD法による高品質SiO_2膜の低温形成とSi-MOSFETへの応用
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)