0.15μm CMOSトランジスタの高性能,高信頼性化プロセス

スポンサーリンク

概要

論文の詳細を見る
高性能,高信頼性を有する0.15μmCMOSトランジスタの新規プロセスを開発した。特徴は、以下の通り。(1)シリコン注入を用いたCoSi_2/Si基板界面の改善による浅い接合形成。(2)ゲート電極への窒素注入を用いたゲート窒化酸化膜形成による信頼性の改善。(3)ゲートアラウンドマスクを用いた選択的チャネル注入による接合容量の低減。これらの新規プロセスを用いる事で、ゲート長が0.15μmのトランジスタのホットキャリア耐圧が2Vをクリアし、CMOSリングオシレータにおいて、Vcc=2Vで21psec/段のゲート遅延時間が実現できた。また、0.15μmMOSにおいても、スケーリングメリットがある事を示した。
社団法人電子情報通信学会の論文
1995-07-27

著者

関連論文

もっと見る

スポンサーリンク