内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制
スポンサーリンク
概要
- 論文の詳細を見る
シャロートレンチ分離は0.2μm以降のデバイスにおいて欠くことのできない技術である。トレンチ分離技術においてコーナー形状の制御はMOSFETへのコーナーの影響を抑制するための重要な課題の一つであり、狭チャネルMOSFETにおいて極めて深刻な問題となる。逆ナローチャネル効果はMOSFETのしきい値のバラツキやスタンバイ電流の増加を引き起こす原因となる。さらに、0.1μm以降の微細デバイスにおいて、MOSFETの特性を劣化させる実効チャネル幅の減少の抑制や埋込み特性向上のためのアスペクト比低減のためには内壁酸化膜の薄膜化は必須である。本報告では、ランプアニール装置を用いてトレンチ内壁酸化およびゲート酸化を行いコーナーラウンドを形成したことにより、上記の問題を解決したのでその結果について述べる。
- 社団法人電子情報通信学会の論文
- 2000-10-13
著者
-
佐藤 真一
兵庫県立大学大学院工学研究科
-
内田 哲也
(株)ルネサステクノロジ
-
塩沢 勝臣
三菱電機株式会社先端技術総合研究所
-
堀田 勝之
Ulsi技術開発センター
-
徳田 安紀
三菱電機(株)先端技術総合研究所
-
黒井 隆
Ulsi技術開発センター
-
犬石 昌秀
株式会社ルネサステクノロジ 先端デバイス開発部
-
犬石 昌秀
株式会社ルネサステクノロジ
-
井上 靖朗
(株)ルネサステクノロジ先端デバイス開発部
-
井上 靖朗
(株)ルネサステクノロジ
-
塩沢 勝臣
三菱電機(株)先端技術総合研究所
-
伊藤 康悦
ULSI技術開発センター
-
梅田 浩司
ULSI技術開発センター
-
内田 哲也
ULSI技術開発センター
-
後藤 欣哉
ULSI技術開発センター
-
井上 靖朗
ULSI技術開発センター
-
佐藤 真一
三菱電機(株)先端技術総合研究所
-
犬石 昌秀
ULSI技術開発センター
-
塩沢 勝臣
三菱電機(株)
-
梅田 浩司
(株)ルネサステクノロジ ウェハプロセス技術統括部
-
後藤 欣哉
株式会社ルネサステクノロジ
-
徳田 安紀
三菱電機 先端技術総合研
関連論文
- Porous Low-k膜対応Direct-CMPプロセス開発 (シリコン材料・デバイス)
- SOIウェーハの非接触電気特性評価(半導体表面・界面制御と電子デバイスの信頼性, 信頼性一般)
- 高効率・高出力GaN系半導体レーザ(特別セッションテーマ: GaN系LEDの内部量子効率を決めているものは?, 窒化物半導体光・電子デバイス・材料, 及び関連技術, 及び一般(窒化物半導体国際ワークショップ))
- ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- 256MビットDRAM以降対応のシャロートレンチ分離のストレス解析
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
- 低電圧対応WポリサイドデュアルゲートCMOS
- 画像信号処理の基本機能を有する三次元構造デバイス : "画像変換装置"合同研究会 : 電子装置 : 画像表示
- レ-ザ-再結晶化法によるSOI
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- 高信頼ガードリングフリー・プレーナ型InAlAsアバランシェ・フォトダイオード(超高速伝送・変復調・分散補償技術,超高速光信号処理技術,広帯域光増幅・WDM技術,受光デバイス,一般)
- C-3-42 ガードリングフリー型高速・低雑音AlInAsアバランシェフォトダイオード(アクティブモジュール,C-3.光エレクトロニクス,一般講演)
- 内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制
- 微細MOSFETの高性能化に向けた窒素イオン注入技術
- 0.15μm CMOSトランジスタの高性能,高信頼性化プロセス
- 三次元プロセスシミュレータHySyProSにおける酸化計算部の開発
- 超清浄シリコン表面の形成(プロセスクリーン化と新プロセス技術)
- ラジカル窒化酸化膜におけるNの深さ分布と結合状態の制御(プロセスクリーン化と新プロセス技術)
- 局所歪みチャネル技術による高駆動能力55nmCMOSの作製
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- 高信頼性と高性能を両立するシステムオンチップ対応CMOS
- CBCM法を用いたゲート絶縁膜の容量測定
- デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
- 非酸化性雰囲気昇温されたH終端Si表面状態のXPSによる評価
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- ラジカル窒化シリコン酸窒化膜における窒素プロファイルのX線光電子分光分析による評価
- 高信頼トンネル酸化膜形成技術 (特集"半導体")
- Dual-core-SiON技術を活用したhp65-SoC LOP向けOI-SiNゲート絶縁膜(IEDM(先端CMOSデバイス・プロセス技術))
- Dual-core-SiON 技術を活用したhp65-SoC LOP向けOI-SiNゲート絶縁膜
- CMOS用極薄SiONゲート絶縁膜のn/p独立チューニング(先端CMOSデバイス・プロセス技術)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- 電流磁場書き込みMRAM技術
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- ED2000-133 / SDM2000-115 / ICD-2000-69 サブ0.1μmCMOS技術 : エレベイテッドソース・ドレイン技術を中心に
- ED2000-133 / SDM2000-115 / ICD2000-69 サブ0.1 μm CMOS技術 : エレベイテッドソース・ドレイン技術を中心に
- ED2000-133 / SDM2000-115 / ICD2000-69 サブ0.1μm CMOS技術 : エレベイテッドソース・ドレイン技術を中心に
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
- SOIデバイスの研究開発動向
- LSAとSpike-RTAの組み合わせによる極浅接合形成技術(プロセス科学と新プロセス技術)
- NBTIから考えるSiONゲート絶縁膜のスケーラビリティ(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- ラジカル窒化酸化膜中NのXPS評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 酸素ラジカル処理したCVDシリコン酸化膜の高輝度放射光利用X線反射率測定(プロセスクリーン化と新プロセス技術)
- ラジカル窒化によるゲート絶縁膜形成プロセスの検討
- ゲート酸化膜の破壊メカニズム
- ゲート酸化膜寿命の電界依存性
- 30a-H-5 Nch選択トランジスタを用いたPchDINORフラッシュメモリの新セルフ・リミット書込方式
- 26a-E-6 Pチャンネルにおけるバンド間トンネル電流誘起ホットエレクトロン注入を用いたフラッシュメモリの新電子注入方式
- 高効率・高出力GaN系半導体レーザ(特別セッションテーマ: GaN系LEDの内部量子効率を決めているものは?, 窒化物半導体光・電子デバイス・材料, 及び関連技術, 及び一般(窒化物半導体国際ワークショップ))
- 高効率・高出力GaN系半導体レーザ(特別セッションテーマ: GaN系LEDの内部量子効率を決めているものは?, 窒化物半導体光・電子デバイス・材料, 及び関連技術, 及び一般(窒化物半導体国際ワークショップ))
- UHV-CVDによるエピタキシャルSiのMOSFETソース・ドレインへの適用
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- A-7-12 多結晶シリコン薄膜トランジスタの特性バラツキを利用した人工指紋デバイスの提案
- 人工指紋デバイス : ロジックLSI互換プロセスで作成した多結晶シリコンTFTによるセキュリティーの作りこみ
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- Porous Low-k膜対応Direct-CMPプロセス開発(配線・実装技術と関連材料技術)
- ダマシンCu配線のCMP
- シミュレーションを用いた超微細トレンチ分離開発
- 三次元プロセスシミュレータHySyProSにおける酸化計算部の開発
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- Si-Ge系ヘテロエピタキシャル成長とその応用
- SR光を用いたX線反射率測定によるSiO2膜解析 (特集 マイクロ・ナノテクノロジー適用例とその評価・解析技術)
- LOCOS分離の限界とトレンチ分離の問題点
- 45nm Cu/Low-k配線対応Ultra Low-k膜UVキュア技術の検討(低誘電率層間膜,配線材料及び一般)
- High-k/メタルゲートMOSFETのしきい値電圧の温度依存性(シリコン関連材料の作製と評価)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 方向のチャネルをもつ高性能微細MOSFET
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- RTA装置で形成したゲート絶縁膜の電気特性
- 高信頼ガードリングフリー・プレーナ型InAlAsアバランシェ・フォトダイオード(超高速伝送・変復調・分散補償技術,超高速光信号処理技術,広帯域光増幅・WDM技術,受光デバイス,一般)
- 高信頼ガードリングフリー・プレーナ型InAlAsアバランシェ・フォトダイオード(超高速伝送・変復調・分散補償技術,超高速光信号処理技術,広帯域光増幅・WDM技術,受光デバイス,一般)
- RTA装置で形成したゲート絶縁膜の電気特性
- C-4-26 新型プレーナAlInAs-APDの高耐湿特性(C-4. レーザ・量子エレクトロニクス(変調器・受光器), エレクトロニクス1)
- ゲート酸化膜寿命の電界依存性
- SOIウェーハの非接触電気特性評価(半導体表面・界面制御と電子デバイスの信頼性, 信頼性一般)
- SOIウェーハの非接触電気特性評価(半導体表面・界面制御と電子デバイスの信頼性, 信頼性一般)
- 歪みシリコン技術とSOI MOSFET (特集 半導体製造工程を変革する新プロセス技術) -- (最新トピックス1 新プロセス/新材料の導入)
- LPCVD法によるSi_Ge_xエピタキシャル成長におけるPおよびBドーピング
- 高清浄CVD法によるBドープSi_Ge_x薄膜の形成
- High-k/ メタルゲートMOSFETのしきい値電圧の温度依存性
- 選択Si_Ge_x CVDによる自己整合極浅接合形成と超微細MOSFETの製作