閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
スポンサーリンク
概要
- 論文の詳細を見る
SOICMOSにおいて、ボディ電位を変動させVtbを動的に制御することにより、低リーク電流と高速動作を両立させることができるが、2種の素子分離構造を組み合わせることによりトランジスタごとにその動作を実現するデバイス構造を提案する。SRAMにその構造を適用した結果、セル面積とスタンバイ電流を増加させずに高速動作や低電圧動作を達成した。さらに、ボディに正バイアス電圧を印加する方式では、閾値電圧Vthの短チャネル効果が抑制されることを見出した。今後、素子の微細化で顕在化するばらつき問題の抑制に有効である。
- 社団法人電子情報通信学会の論文
- 2004-08-13
著者
-
一法師 隆志
(株)ルネサステクノロジ先端デバイス開発部
-
犬石 昌秀
株式会社ルネサステクノロジ 先端デバイス開発部
-
犬石 昌秀
株式会社ルネサステクノロジ
-
前川 繁登
(株)ルネサステクノロジ先端デバイス開発部
-
大路 譲
株式会社日立製作所半導体事業部
-
大路 譲
(株)ルネサステクノロジ
-
大路 譲
(株)半導体先端テクノロジーズ(selete)
-
犬石 昌秀
(株)ルネサステクノロジ先端デバイス開発部
-
大路 譲
半導体先端テクノロジーズ(selete)
-
一法師 隆志
(株)ルネサステクノロジ
-
前川 繁登
(株)ルネサステクノロジ
関連論文
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- フィールドシールド分離SOI MOSFETにおける放射線耐性の解析
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- 内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制