閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
スポンサーリンク
概要
- 論文の詳細を見る
SOICMOSにおいて、ボディ電位を変動させVtbを動的に制御することにより、低リーク電流と高速動作を両立させることができるが、2種の素子分離構造を組み合わせることによりトランジスタごとにその動作を実現するデバイス構造を提案する。SRAMにその構造を適用した結果、セル面積とスタンバイ電流を増加させずに高速動作や低電圧動作を達成した。さらに、ボディに正バイアス電圧を印加する方式では、閾値電圧Vthの短チャネル効果が抑制されることを見出した。今後、素子の微細化で顕在化するばらつき問題の抑制に有効である。
- 社団法人電子情報通信学会の論文
- 2004-08-13
著者
-
一法師 隆志
(株)ルネサステクノロジ先端デバイス開発部
-
犬石 昌秀
株式会社ルネサステクノロジ 先端デバイス開発部
-
犬石 昌秀
株式会社ルネサステクノロジ
-
前川 繁登
(株)ルネサステクノロジ先端デバイス開発部
-
大路 譲
株式会社日立製作所半導体事業部
-
大路 譲
(株)ルネサステクノロジ
-
大路 譲
(株)半導体先端テクノロジーズ(selete)
-
犬石 昌秀
(株)ルネサステクノロジ先端デバイス開発部
-
大路 譲
半導体先端テクノロジーズ(selete)
-
一法師 隆志
(株)ルネサステクノロジ
-
前川 繁登
(株)ルネサステクノロジ
関連論文
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- フィールドシールド分離SOI MOSFETにおける放射線耐性の解析
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- 内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制
- ボロンガスクラスターイオンビームドーピングによるPMOSFETのエクステンション形成(半導体Si及び関連材料・評価)
- 高信頼性と高性能を両立するシステムオンチップ対応CMOS
- Si上極薄SiO_2膜帯電のX線照射時間依存性
- 3V単一電源64Mビットフラッシュメモリ用AND型セル
- デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
- ファイル応用を指向した256MビットDRAMの回路技術
- HfSiON/TiNゲートスタックpMOSFETの陰極電子注入絶縁破壊モデルに基づくTDDB寿命予測方法
- メタルゲート/HfSiONゲート絶縁膜ゲートスタックにおけるピニング現象の改善策検討
- SOIウェーハの表面欠陥評価とそのデバイス特性への影響
- 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
- 高速/高信頼性 130nm-node MRAM
- フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- Ru-Mo合金を用いた金属/high-k 絶縁膜ゲートスタックの実効仕事関数制御
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
- (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
- FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
- (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高性能,低消費電力を目指すCMOSデバイス構造の今後の発展(極限の微細化を目指す半導体プロセス技術)
- トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
- トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 部分空乏型SOIデバイス
- SOI MOS トラジスタの問題点と高性能化
- 三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ハイブリッドトレンチ分離SOIデバイスにおけるボディ電位制御技術(半導体Si及び関連材料・評価)
- SOIを用いたキャパシタレス・ツイントランジスタRAM(TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高速・高周波動作SOIデバイス技術 (特集 IT社会に貢献する半導体)
- A-7-12 多結晶シリコン薄膜トランジスタの特性バラツキを利用した人工指紋デバイスの提案
- 人工指紋デバイス : ロジックLSI互換プロセスで作成した多結晶シリコンTFTによるセキュリティーの作りこみ
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 21世紀に向けた半導体メモリの技術課題とロードマップ
- 高集積DRAM用CVD-Ta_2O_5キャパシタ技術
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- SOIウェーハの表面欠陥評価とそのデバイス特性への影響
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 135GHz-f_ 70nm SOI-CMOS技術
- RFアナログ/超高速ディジタル混載用高性能SOIトランジスタ技術 (特集 半導体プロセス技術のイノベーション)
- 自由電子レーザー照射によるコヒーレントフォノン励起を用いたSiの結晶回復
- しきい値電圧制御可能なゲートファースト メタルゲート/デュアル High-k CMOS
- フィールドシールド分離によるSOI/CMOSデバイス技術