フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
スポンサーリンク
概要
- 論文の詳細を見る
Ni-FUSI/SiON構造のnMOSFETにおけるゲート微細化の影響について調査した。ゲート長(Lg)が長い領域では、ゲート電極組成はNiSiであり、P, Asをドープすることにより、トランジスタのV_<th>を低下させることができる。しかし、L_gが短くなると、反応に寄与するNiの相対的な量が増え、ゲートのNi_2Si化が起こる。ゲート全体がNi_2Si化する領域(AsドープゲートはL_g<0.25μm, PドープゲートはL_g<0.15μm)では、ゲートドーピングによるV_<th>低下効果が失われ、V_<th>はノンドープゲートとほぼ同じ値となる。
- 社団法人電子情報通信学会の論文
- 2005-12-14
著者
-
林 岳
(株)ルネサステクノロジ ウェハプロセス技術統括部
-
林 岳
(株)ルネサステクノロジ
-
山下 朋弘
(株)ルネサステクノロジ
-
栄森 貴尚
(株)半導体先端テクノロジーズ(selete):(現)(株)ルネサステクノロジ
-
由上 二郎
(株)ルネサステクノロジ
-
由上 二郎
(株)日立製作所 中央研究所
-
尾田 秀一
(株)ルネサステクノロジ先端デバイス開発部
-
西出 征男
三菱電機株式会社 ULSI技術開発センター
-
大路 譲
株式会社日立製作所半導体事業部
-
由上 二郎
(株)半導体先端テクノロジーズ(selete)
-
栄森 貴尚
(株)ルネサステクノロジ
-
大路 譲
(株)ルネサステクノロジ
-
坂下 真介
(株)ルネサス テクノロジ、生産本部、ウエハプロセス技術統括部
-
西田 征男
(株)ルネサス テクノロジ、生産本部、ウエハプロセス技術統括部
-
森 健壱
(株)ルネサステクノロジウエハプロセス技術統括部
-
森 健壹
株式会社ルネサステクノロジ
-
大路 譲
(株)半導体先端テクノロジーズ(selete)
-
由上 二郎
ルネサス テクノロジ
-
大路 譲
半導体先端テクノロジーズ(selete)
関連論文
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- B_H_注入のミリ秒アニールに対する適用性(プロセス科学と新プロセス技術)
- ボロンガスクラスターイオンビームドーピングによるPMOSFETのエクステンション形成(半導体Si及び関連材料・評価)
- フェルミピニングによるpoly-Si電極の仕事関数制御と低電力用CMOSFET特性の向上(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- poly-Si電極における仕事関数変調とそのデバイスインパクト : SiON/poly-Si界面の微量Hfの効果(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高誘電体酸化物 / シリコン界面の創りこみ技術
- 局所歪みチャネル技術による高駆動能力55nmCMOSの作製
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- 高信頼性と高性能を両立するシステムオンチップ対応CMOS
- Si上極薄SiO_2膜帯電のX線照射時間依存性
- 3V単一電源64Mビットフラッシュメモリ用AND型セル
- デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
- ファイル応用を指向した256MビットDRAMの回路技術
- HfSiON/TiNゲートスタックpMOSFETの陰極電子注入絶縁破壊モデルに基づくTDDB寿命予測方法
- メタルゲート/HfSiONゲート絶縁膜ゲートスタックにおけるピニング現象の改善策検討
- 原材料に起因したHf酸化膜中メタル不純物の分析とTDDB寿命への影響
- 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
- 高速/高信頼性 130nm-node MRAM
- 高い駆動能力を有する高信頼HfSiONゲート絶縁膜の作製
- HfSiON high-kゲート形成プロセスによるBTストレス中のV_安定性改善(プロセスクリーン化と新プロセス技術)
- 低リーク、高移動度HfSiONゲートを実現する界面制御技術(プロセスクリーン化と新プロセス技術)
- Dual-core-SiON技術を活用したhp65-SoC LOP向けOI-SiNゲート絶縁膜(IEDM(先端CMOSデバイス・プロセス技術))
- Dual-core-SiON 技術を活用したhp65-SoC LOP向けOI-SiNゲート絶縁膜
- HfSiON絶縁膜を用いたメタルゲートCMOSプロセスの検討
- CMOS用極薄SiONゲート絶縁膜のn/p独立チューニング(先端CMOSデバイス・プロセス技術)
- フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
- CuAl合金シードを用いたCu配線の信頼性改善
- CVD-TiN/Tiバリアメタルのコンタクトプラグプロセスへの応用
- 定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
- 過渡電流および定常電流を用いたMOSキャパシタ劣化機構解明
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- Ru-Mo合金を用いた金属/high-k 絶縁膜ゲートスタックの実効仕事関数制御
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
- (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
- FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
- (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高性能,低消費電力を目指すCMOSデバイス構造の今後の発展(極限の微細化を目指す半導体プロセス技術)
- トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
- トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
- 定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- poly-Si電極における仕事関数変調とそのデバイスインパクト : SiON/poly-Si界面の微量Hfの効果(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- LSAとSpike-RTAの組み合わせによる極浅接合形成技術(プロセス科学と新プロセス技術)
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- NBTIから考えるSiONゲート絶縁膜のスケーラビリティ(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 配線工程におけるウエハ裏面Cu汚染のデバイス信頼性に与える影響
- 半導体製造プロセスにおけるCu汚染によるデバイス信頼性劣化とそのメカニズム
- 最近の展望 シリコンプロセス・デバイスにおける新材料の導入
- ハイブリッドトレンチ分離SOIデバイスにおけるボディ電位制御技術(半導体Si及び関連材料・評価)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- Ti合金による自己形成バリアを用いたデュアルダマシンCu配線の特性(配線・実装技術と関連材料技術)
- 21世紀に向けた半導体メモリの技術課題とロードマップ
- 高集積DRAM用CVD-Ta_2O_5キャパシタ技術
- High-k/メタルゲートMOSFETのしきい値電圧の温度依存性(シリコン関連材料の作製と評価)
- しきい値電圧制御可能なゲートファースト メタルゲート/デュアル High-k CMOS
- 32nmノード以降のメタルゲート/high-k CMOSの接合形成技術
- High-k/ メタルゲートMOSFETのしきい値電圧の温度依存性
- 22nmノード以降のCMOSに向けた低抵抗かつ均質なNiPtシリサイド膜の低温マイクロ波アニールによる形成
- Ti基自己形成バリア構造の誘電体層組成依存性(配線・実装技術と関連材料技術)
- 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 完全空乏型Silicon-on-Thin-BOX (SOTB) MOSトランジスタにおけるドレイン電流ばらつき(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 完全空乏型Silicon-on-Thin-BOX (SOTB) MOSトランジスタにおけるドレイン電流ばらつき(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)