ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
離散不純物効果がランダム・テレグラフ・シグナル(RTS)によるMOSFETのしきい値電圧変動量に与える影響を議論する.離散不純物効果を考慮した3次元デバイスシミュレーションの結果によれば,しきい値自体は正規分布に従うのに対して,RTSによるしきい値電圧変動量は対数正規分布に従う.しきい値電圧変動量の分布は離散不純物効果による表面ポテンシャルのゆらぎから導いた解析式モデルで表現できる.RTSによるしきい値電圧変動は50nmノード以降のフラッシュメモリの動作に深刻な影響を与えることが予想される.
- 社団法人電子情報通信学会の論文
- 2006-09-19
著者
-
土屋 修
(株)ルネサステクノロジ
-
栄森 貴尚
(株)半導体先端テクノロジーズ(selete):(現)(株)ルネサステクノロジ
-
園田 賢一郎
株式会社ルネサステクノロジ
-
石川 清志
株式会社ルネサステクノロジ
-
栄森 貴尚
(株)ルネサステクノロジ
-
石川 清志
(株)ルネサステクノロジ
-
園田 賢一郎
(株)ルネサステクノロジ
-
土屋 修
株式会社ルネサステクノロジ
-
石川 清志
ルネサステクノロジ
関連論文
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- ファイル用途AND型フラッシュメモリのメモリ動作方式の検討
- 多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ(新メモリ技術, メモリ応用技術, 一般, ISSCC特集3 不揮発性メモリ)
- 多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ
- 4Gb AG-ANDフラッシュメモリにおいて16MB/sを実現する多値高速書込み技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- コンタクト特性を考慮したa-Si:H TFTの電気的特性の解析
- ボロンガスクラスターイオンビームドーピングによるPMOSFETのエクステンション形成(半導体Si及び関連材料・評価)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- CBCM法を用いたゲート絶縁膜の容量測定
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
- 高速/高信頼性 130nm-node MRAM
- フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- 4Gb AG-ANDフラッシュメモリにおいて16MB/sを実現する多値高速書込み技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- デバイス/回路シミュレータの結合
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- 90nm級SoCプロセス対応配線キャラクタライズ手法(タイミング解析)(システムLSIの設計技術と設計自動化)
- 窒化膜中のキャリア移動度測定手法とMONOSメモリのデータ保持特性への応用(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 2008 SISPAD会議報告
- しきい値電圧制御可能なゲートファースト メタルゲート/デュアル High-k CMOS