マクロモデルを用いた回路シミュレーション高速化
スポンサーリンク
概要
- 論文の詳細を見る
回路シミュレーション高速化のためのマクロモデルを用いた回路シミュレータを開発した. マクロモデルでは, 論理ゲートレベルに回路分割されたサブブロック回路ごとの線形微分方程式を導出し, これを解析的に解く. この線形微分方程式は, MOSFETモデルを構成する素子をすべてを考慮しているので, サブブロック回路の過渡解析を正確に計算できる. また回路方程式を解く際, 行列演算やニュートン法を用いた収束演算を行わないため, 従来の回路シミュレーションにくらべ高速に計算することが可能である. ここではマクロモデルを用いた過渡解析を行い, このモデルの妥当性と計算速度の高速化を確認した.
- 社団法人電子情報通信学会の論文
- 1997-09-26
著者
-
西村 正
三菱電機 (株) Ulsi技術開発センター
-
西村 正
三菱電機株式会社ulsi技術開発センター
-
西村 正
三菱電機(株)
-
西村 正
三菱電機ULSI開発研究所
-
和智 勇治
三菱電機(株)ULSI開発研究所
-
谷沢 元昭
三菱電機(株)ULSI開発研究所
-
石川 清志
三菱電機(株)ULSI開発研究所
-
谷沢 元昭
ルネサステクノロジ株式会社
-
谷沢 元昭
(株)ルネサステクノロジ
-
西村 正
三菱電機 Ulsi開セ
-
石川 清志
ルネサステクノロジ
-
西村 正
三菱電機株式会社 Lsi 研究所
-
石川 清志
三菱電機(株)ulsi技術開発センター
関連論文
- ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- フィールドシールド分離SOI MOSFETにおける放射線耐性の解析
- 256MビットDRAM以降対応のシャロートレンチ分離のストレス解析
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
- 低電圧対応WポリサイドデュアルゲートCMOS
- CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
- 酸素イオン注入 Si 層の結晶性回復と向上 - SIMOX の結晶性向上 -
- 画像信号処理の基本機能を有する三次元構造デバイス : "画像変換装置"合同研究会 : 電子装置 : 画像表示
- レ-ザ-再結晶化法によるSOI
- 3層構造三次元回路素子
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- コンタクト特性を考慮したa-Si:H TFTの電気的特性の解析
- イオンマイクロプローブを用いたDRAMのソフトエラー感応領域および高耐性構造の評価
- マイクロプローブによるDRAMソフトエラーの評価
- スタック型キャパシタ構造の薄膜SOI-DRAMプロセス
- BSTキャパシタに対するポストアニールの影響
- 電極構造が高誘電体キャパシタの電気的特性に与える影響
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- CBCM法を用いたゲート絶縁膜の容量測定
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- SOCを低電力化する回路技術とデバイスモデルの課題
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- 30p-YL-11 超解像対応対話型光学シミュレーションシステム(EVA)
- デバイス/回路シミュレータの結合
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- 90nm級SoCプロセス対応配線キャラクタライズ手法(タイミング解析)(システムLSIの設計技術と設計自動化)
- 2)石英基板上のポリシリコン薄膜トランジスタアレイ(画像表示研究会(第75回))
- 石英基板上のポリシリコン薄膜トランジスタアレイ
- 窒化膜中のキャリア移動度測定手法とMONOSメモリのデータ保持特性への応用(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 2008 SISPAD会議報告