90nm級SoCプロセス対応配線キャラクタライズ手法(タイミング解析)(<特集>システムLSIの設計技術と設計自動化)
スポンサーリンク
概要
- 論文の詳細を見る
本論文では,膜厚,誘電率等からなる銅配線の構造パラメータの実ウエハにおける仕上がり値を配線容量TEGの実測値に基づき推定する手法を提案する.本手法は,CBCM (Charge Based Capacitance Measurement)型TEGに実装した配線パターンに対し,あらかじめ電磁界解析(Raphael)を用いて配線構造パラメータに対する寄生容量値の応答曲面RSF (Response Surface Function)を求め,SA (Simulated Annealing)手法により実測容量値に適合する配線構造パラメータ値を推定する.本手法は,(1)CMPプロセスで重要な大域的な配線密度の統一を実現できるCBCM型TEGの適用,(2)90 nm LSI の配線仕上がりに合わせた配線形状モデルの設定,(3)2次多項式を用いたRSF,(4)SAによる構造探索,により高精度な配線構造パラメータ推定を行う.提案手法を我々の90nm SOCプロセスに適用し,配線容量に換算しておおむね誤差1%以内の精度で複数の配線層に対する一括推定が実現できたことを示す.
- 2004-05-15
著者
-
石川 清志
株式会社ルネサステクノロジ
-
寺井 正幸
大阪学院大学情報学部
-
寺井 正幸
株式会社ルネサステクノロジ製品技術本部
-
寺井 正幸
三菱電機株式会杜 半導体基盤技術統括部 Eda技術部
-
寺井 正幸
三菱電機
-
渡邉 哲也
株式会社ルネサステクノロジ製品技術本部
-
石川 清志
ルネサステクノロジ
-
金本 後幾
株式会社ルネサステクノロジ製品技術本部
-
国清 辰也
株式会社ルネサステクノロジ生産本部
-
白田 光利
株式会社ルネサステクノロジ製品技術本部
-
味岡 佳英
株式会社ルネサステクノロジ製品技術本部
関連論文
- プログラマブル実時間MPEG2ビデオエンコーダのチップセット
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- コンタクト特性を考慮したa-Si:H TFTの電気的特性の解析
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- CBCM法を用いたゲート絶縁膜の容量測定
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 携帯型422P@HLエンコーダシステム対応64Mbit-DRAM内蔵1チップMPEG-24 22P@MLエンコーダLSIの開発 (「VLSI一般」)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- デバイス/回路シミュレータの結合
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- 大規模ゲートアレーにおける配線混雑緩和を目的とした"padding"による配置改善の一手法
- 「アンテナ効果」を低減するASIC設計向けの配線手法 (電子システムの設計技術と設計自動化)
- 配線混雑緩和を目的とした大規模ゲートアレイ用配置改善手法
- 3層チャネルレス・ゲートアレイのための高速配線手法
- 大規模多層配線ゲートアレイ用新引き剥がし再配線手法
- 3層チャネルレスSOGのための高速配線手法
- 配線混雑度指向のMin-Cut分割によるタイミング駆動配置手法
- 3層チャネルレスSOGのための高速配線手法
- 敷き詰め型ゲートアレイの自動配置における対話編集機能の実現
- 動的ネット重み調整によるタイミング保証ミニカット配置手法
- CMOSゲートアレイ用マクロセル自動レイアウトシステム
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 可変成形型電子ビーム露光データ生成のためのマスクパターンの台形分割手法
- MPEG2動き検出LSI
- MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
- ブリッジ故障対応IDDQテストで用いる近接配線ペアリストの効率的生成手法(設計技術と設計自動化,システムLSI設計とその技術)
- 信号間の相互影響を考慮したバッファ挿入によるクロストークノイズ削減の-手法(レイアウト設計,システムLSI設計とその技術)
- 大規模高速ASIC用クロック分配回路レイアウト設計ツールの開発(システムLSIの設計技術と設計自動化)
- ディープサブミクロンLSI設計における仮想配線容量見積りの精度向上の一手法
- システムLSI用クロック分配回路設計及びスキュー解析用CADツール (特集 IT時代におけるLSI)
- 2次元トランジスタ配置構造を持つCMOSセルレイアウト生成システム (電子システムの設計技術と設計自動化)
- 配線混雑度を考慮した仮想配線容量見積り手法
- CMOSマクロセル生成における階層的トランジスタ配置手法
- 可変成形型EB露光データ生成のためのマスクパターンの台形分割手法
- 2次元トランジスタ配置構造をもつCMOSセルの生成における自動配線手法
- CMOSゲートアレイ用マクロセル自動レイアウトシステムの適用結果と機能改善
- CMOSマクロセル生成における階層的トランジスタ配置手法
- 3層配線ゲートアレー用グローバル配線の新手法
- エンベッデッドアレイ用レイアウト設計支援システム
- 既配線の押し退け可能性を考慮したゼネラルエリア配線手法
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- 90nm級SoCプロセス対応配線キャラクタライズ手法(タイミング解析)(システムLSIの設計技術と設計自動化)
- 窒化膜中のキャリア移動度測定手法とMONOSメモリのデータ保持特性への応用(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- MPEG2対応動き検出LSI(ME2)(1) : アーキテクチャ概要
- 大規模ゲートアレイのためのMin-Cut配置の一実現法(2)
- ミニカット配置の一実現法
- タイミング駆動型ミニカット配置アルゴリズム
- システムLSI用クロック分配回路設計手法とそのスキュー解析手法(電子システムの設計技術と設計自動化)
- マクロセルレイアウト生成用トランジスタ配置手法 : 2つの階層を同時に処理する階層的配置手法
- SSI/MSI論理よりLSI論理への論理の再構成手法
- 2008 SISPAD会議報告
- 障害となる既配線の押し退け可能性を考慮した自動配線手法
- 種々のチップ構造のゲートアレイに適用可能な配線プログラム
- チャネル配線法における幹線分割の一手法