CMOSゲートアレイ用マクロセル自動レイアウトシステム

概要

論文の詳細を見る
ゲートアレイのマクロセルレイアウトは、マクロセル回路図中のトランジスタをべースアレイ(P型/N型トランジスタを横一列に並べたもの) に割り付け、2層のアルミを用いてトランジスタ間を配線したものである。配線はべースアレイ上に設けられた垂直及び水平配線トラックに従い、セル領域(割り付けられたトランジスタ上の領域)の範囲内で行う。一般に、マクロセルのレイアウトでは、セル間配線のためのフィードスルー可能な垂直配線トラックがある基準値以上に多くなるように、第2層アルミ配線の数を少なくすることが要求される。様々なべースアレイ構造が提案されている。このうち高密度ゲート分離方式のべースアレイでは、上記の基準を満たすように配線することは難しい。その理由は、高密度ゲート分離方式では1トランジスタ当たりの垂直方向配線トラック数が1本と少ないためである。そこで、第2層アルミを多く使用したレイアウトを、次の方法で改善するのが一般的である。分離ゲート(ゲート端子を電源/グランドに接続された常にオフ状態のトランジスタ)を挿入し、この分離ゲート上の垂直配線トラックを使って配線をやり直すことにより、第2層アルミ配線を減らす。セルの面積を大きくしないために、挿入する分離ゲートの数はフィードスルー数の基準を達成するのに必要な最小限にするのがよい。これまで、多くのマクロセルジェネレータが報告されたが、いずれもセル面積最小化および第2層アルミ数最小化を目指したものであり、第2層アルミ配線を減らすために分離ゲートを挿入することを考慮したものはない。我々は、分離ゲート挿入・第2層アルミ削減の作業を効率よく行うための機能を備えた、マクロセルレイアウトシステムMCgen(MacroCell generator)を開発した。本システムは、第2層アルミを減らすように経路改善するプログラムを備え、設計者はこれを対話的に用いることにより効率よく分離ゲートの挿入・第2層アルミ削減作業が出来る。以下では、この機能を中心に我々の設計システムについて説明する。
1994-03-07

CMOSゲートアレイ用マクロセル自動レイアウトシステム

スポンサーリンク

概要

著者

関連論文

スポンサーリンク