データパスレイアウト生成におけるパス遅延制約を考慮した機能ブロック配置手法
スポンサーリンク
概要
- 論文の詳細を見る
データパスのレイアウト生成における機能ブロック(ALUやレジスタ等、データパスを構成する回路)の自動配置手法を提案する。ここで扱う機能ブロックの配置問題は、一次元配置問題である。機能ブロック数がそれほど大きくない(数十個)ため、機能ブロックの配置を分岐制約探索によって求める手法が提案されている。本手法においても分岐制約探索を用いる。の手法では、レイアウト面積の最小化だけを配置問題の目的関数とし、データパスの性能に関して何の保証もない。本手法は、データパスの性能についての制約を与えた場合、その制約を満足する配置が存在すれば、それらの配置の中でレイアウト面積が小さい配置を求めることを特長とする。
- 一般社団法人情報処理学会の論文
- 1993-03-01
著者
関連論文
- CMOSゲートアレイ用マクロセル自動レイアウトシステム
- 可変成形型電子ビーム露光データ生成のためのマスクパターンの台形分割手法
- データパスレイアウト生成におけるパス遅延制約を考慮した機能ブロック配置手法
- CMOSマクロセル生成における階層的トランジスタ配置手法
- カスタムLSI用テストプログラム作成支援システムの一構成法
- 障害となる既配線の押し退け可能性を考慮した自動配線手法
- セル上配線領域抽出機能付きアレイコンパイラ