カスタムLSI用テストプログラム作成支援システムの一構成法
スポンサーリンク
概要
- 論文の詳細を見る
LSIの大規模化に伴い、カスタムLSIに塔載される論理回路の規模が増大し、その上で実現される機能も増々複雑化する傾向にある。このように大規模多機能化したカスタムLSIをテストするためのテストプログラムの作成は、カスタムLSIを設計する上で、非常に困難な問題になってきている。一般に、カスタムLSIのテストプログラム作成には、LSIをテストするためのテストパターン生成とテストパターンからテストプログラムを作成するテストプログラム編集という処理を行なう。テストパターン生成では、高品質なテストパターン作成に多大な人工を要する点が、またテストプログラム編集では、取り扱うデータ量の多さ及び人手編集による誤りが大きな問題となっている。今回、テストプログラム編集に焦点を当てたカスタムLSI用テストプログラム作成支援システムを開発したので、それについて報告する。
- 一般社団法人情報処理学会の論文
- 1986-10-01
著者
-
安藤 智子
三菱電機
-
岡崎 芳
三菱電機株式会社
-
中尾 博臣
三菱電機(株)
-
岡崎 芳
三菱電機(株)半導体事業本部
-
田中 宏
三菱電機(株)
-
宮崎 克己
三菱電機セミコンダクタソフトウェア(株)
-
掃部 耕平
三菱電機セミコンダクタソフトウェア(株)
-
安藤 智子
三菱電機(株)
-
中尾 博臣
三菱電機株式会社システムlsi事業統括部
-
中尾 博臣
三菱電機株式会社 半導体基盤技術統括部 Eda技術部
-
掃部 耕平
三菱電機セミコンダクタソフトウエア(株)
関連論文
- 大規模ゲートアレーにおける配線混雑緩和を目的とした"padding"による配置改善の一手法
- 「アンテナ効果」を低減するASIC設計向けの配線手法 (電子システムの設計技術と設計自動化)
- CMOSゲートアレイ用マクロセル自動レイアウトシステム
- 可変成形型電子ビーム露光データ生成のためのマスクパターンの台形分割手法
- データパスレイアウト生成におけるパス遅延制約を考慮した機能ブロック配置手法
- 大規模高速ASIC用クロック分配回路レイアウト設計ツールの開発(システムLSIの設計技術と設計自動化)
- ディープサブミクロンLSI設計における仮想配線容量見積りの精度向上の一手法
- 2次元トランジスタ配置構造を持つCMOSセルレイアウト生成システム (電子システムの設計技術と設計自動化)
- CMOSマクロセル生成における階層的トランジスタ配置手法
- 可変成形型EB露光データ生成のためのマスクパターンの台形分割手法
- 2次元トランジスタ配置構造をもつCMOSセルの生成における自動配線手法
- CMOSゲートアレイ用マクロセル自動レイアウトシステムの適用結果と機能改善
- CMOSマクロセル生成における階層的トランジスタ配置手法
- エンベッデッドアレイ用レイアウト設計支援システム
- 既配線の押し退け可能性を考慮したゼネラルエリア配線手法
- カスタムLSI用テストプログラム作成支援システムの一構成法
- ASIC用テストプログラム編集におけるパラメタライズド記述フォーマッタの応用
- システムLSI用クロック分配回路設計手法とそのスキュー解析手法(電子システムの設計技術と設計自動化)
- マクロセルレイアウト生成用トランジスタ配置手法 : 2つの階層を同時に処理する階層的配置手法
- モジュールジェネレータにおける回路モデル生成手法
- タイル方式により生成したモジュールのセル上配線通過可能領域抽出手法
- 障害となる既配線の押し退け可能性を考慮した自動配線手法
- セル上配線領域抽出機能付きアレイコンパイラ
- 格子使用率を用いた配置配線面積予測手法
- 複数動作周波数LSI用最大負荷容量チェックツールの開発と適用