システムLSI用クロック分配回路設計手法とそのスキュー解析手法(<特集>電子システムの設計技術と設計自動化)
スポンサーリンク
概要
- 論文の詳細を見る
本論文では, システムLSI用クロックスキュー解析プログラムCSDP (Clock Skew error Diagnosis Program)の構成とその機能について示す.本システムの特徴は, クロック配線のシミュレーション用高精度モデルによるクロックスキュー解析と, クロック配線修正を効率化するのに有効なスキュー解析結果の各種表示機能である.本プログラムを動作周波数243MHzのメディアプロセッサコアD30Vに適用した結果から, その有効性を確認できた.
- 一般社団法人情報処理学会の論文
- 2000-04-15
著者
-
味岡 佳英
三菱電機株式会社 システムLSI開発研究所
-
堀場 康孝
三菱電機株式会社 LSI 研究所
-
寺井 正幸
大阪学院大学情報学部
-
寺井 正幸
株式会社ルネサステクノロジ製品技術本部
-
寺井 正幸
三菱電機株式会杜 半導体基盤技術統括部 Eda技術部
-
寺井 正幸
三菱電機
-
岡崎 芳
三菱電機株式会社
-
金本 俊幾
三菱電機株式会社システムLSI事業統括部
-
柴山 泰範
三菱電機株式会社システムLSI事業統括部
-
金本 後幾
株式会社ルネサステクノロジ製品技術本部
-
外薗 三彦
三菱電機株式会社半導体事業本部
-
堀場 康孝
三菱電機株式会社
-
岡崎 芳
三菱電機株式会社システムlsi事業化推進センター:(現)大阪電気通信大学工学部
-
味岡 佳英
三菱電機株式会社半導体事業本部
関連論文
- プログラマブル実時間MPEG2ビデオエンコーダのチップセット
- セルベース設計方式 ASIC のテスト容易化手法と画像処理プロセッサ VLSI への応用
- アクティブボディ効果を利用した低電源電圧動作可能なSOI CMOS低雑音増幅器
- 携帯型422P@HLエンコーダシステム対応64Mbit-DRAM内蔵1チップMPEG-24 22P@MLエンコーダLSIの開発 (「VLSI一般」)
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- 大規模ゲートアレーにおける配線混雑緩和を目的とした"padding"による配置改善の一手法
- 「アンテナ効果」を低減するASIC設計向けの配線手法 (電子システムの設計技術と設計自動化)
- 配線混雑緩和を目的とした大規模ゲートアレイ用配置改善手法
- 3層チャネルレス・ゲートアレイのための高速配線手法
- 大規模多層配線ゲートアレイ用新引き剥がし再配線手法
- 3層チャネルレスSOGのための高速配線手法
- 遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法
- TA-2-4 インダクタンスに起因する配線遅延変動の統計的予測手法
- 配線混雑度指向のMin-Cut分割によるタイミング駆動配置手法
- 3層チャネルレスSOGのための高速配線手法
- 敷き詰め型ゲートアレイの自動配置における対話編集機能の実現
- 動的ネット重み調整によるタイミング保証ミニカット配置手法
- CMOSゲートアレイ用マクロセル自動レイアウトシステム
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 可変成形型電子ビーム露光データ生成のためのマスクパターンの台形分割手法
- MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
- ブリッジ故障対応IDDQテストで用いる近接配線ペアリストの効率的生成手法(設計技術と設計自動化,システムLSI設計とその技術)
- 信号間の相互影響を考慮したバッファ挿入によるクロストークノイズ削減の-手法(レイアウト設計,システムLSI設計とその技術)
- 大規模高速ASIC用クロック分配回路レイアウト設計ツールの開発(システムLSIの設計技術と設計自動化)
- ディープサブミクロンLSI設計における仮想配線容量見積りの精度向上の一手法
- システムLSI用クロック分配回路設計及びスキュー解析用CADツール (特集 IT時代におけるLSI)
- 2次元トランジスタ配置構造を持つCMOSセルレイアウト生成システム (電子システムの設計技術と設計自動化)
- 配線混雑度を考慮した仮想配線容量見積り手法
- CMOSマクロセル生成における階層的トランジスタ配置手法
- 可変成形型EB露光データ生成のためのマスクパターンの台形分割手法
- 2次元トランジスタ配置構造をもつCMOSセルの生成における自動配線手法
- CMOSゲートアレイ用マクロセル自動レイアウトシステムの適用結果と機能改善
- CMOSマクロセル生成における階層的トランジスタ配置手法
- 3層配線ゲートアレー用グローバル配線の新手法
- エンベッデッドアレイ用レイアウト設計支援システム
- 既配線の押し退け可能性を考慮したゼネラルエリア配線手法
- 90nm級SoCプロセス対応配線キャラクタライズ手法(タイミング解析)(システムLSIの設計技術と設計自動化)
- 大規模ゲートアレイのためのMin-Cut配置の一実現法(2)
- ミニカット配置の一実現法
- タイミング駆動型ミニカット配置アルゴリズム
- カスタムLSI用テストプログラム作成支援システムの一構成法
- システムLSI用クロック分配回路設計手法とそのスキュー解析手法(電子システムの設計技術と設計自動化)
- マクロセルレイアウト生成用トランジスタ配置手法 : 2つの階層を同時に処理する階層的配置手法
- SSI/MSI論理よりLSI論理への論理の再構成手法
- モジュールジェネレータにおける回路モデル生成手法
- タイル方式により生成したモジュールのセル上配線通過可能領域抽出手法
- 障害となる既配線の押し退け可能性を考慮した自動配線手法
- CICC'92
- 格子使用率を用いた配置配線面積予測手法
- 複数動作周波数LSI用最大負荷容量チェックツールの開発と適用
- 種々のチップ構造のゲートアレイに適用可能な配線プログラム
- チャネル配線法における幹線分割の一手法