障害となる既配線の押し退け可能性を考慮した自動配線手法
スポンサーリンク
概要
- 論文の詳細を見る
ゼネラルエリア配線(general area rouring)では、各ネツトを配線する際、既に引かれている配線が邪魔になって配線できないことが起こる。この時、既配線と短絡を起こす経路をまず見つけ、後に(直後とは限らないが)経路上の既配線を移動させる手法がよく用いられる。これらの手法は大きく2つに分けられる。1つは、配線経路を見つけるときに既配線との短絡を"touch"と"cross"に区別するもの、他の1つは区別しないものである。[Figer]図1は1層の配線問題の例で、細線で区切られた小さなマスがlつの配線グリッドを表す。今、ネットB,Cの既配線が存在し、さらに、ネットAを配線したいとする。破線1の経路はネットCの配線とcrossを起こす経路、2の経路はネットBの配線とtouchを起こす経路である。2の経路を見つければ、ネットBの配線を右側に押し退けるだけで、ネットAを見つけた経路で配線することができる。一般に、touchを起こす経路を見つけた場合、邪魔になっている既配線を押し退けるだけで配線できる可能性が高いが、crossを起こす経路を見つけた場合には、その経路で配線しようとすると、既配線を大幅に移動させなければならず、全ネットを配線できる可能性が低い(既配線を他の層に移動させることも考えられるが、その可能性は層の数が限られていることから低い)。よって、touchとcrossを区別し、crossよりtouchを起こす経路を優先的に見つける方が正しい経路を見つけられる可能性が高いと言える。しかし、図2の問題の場合、touchとcrossを区別しtouchを優先しただけでは(一度の経路探索では)1の経路か2の経路のどちらを見つけるかは分らない。そこで、著者らは押し退け可のtouch (押し退けられる可能性の高い既配線とのtouch)、押し退け不可のtouch(押し退けられる可能性の低い既配線とのtouch)という概念を導入した。図2の1の経路は押し退け不可のtouch、2の経路は押し退け可のtouchを起こす経路である。押し退け不可のtouchより押し退け可のtouchを起こす経路を優先的に見つけることにより、従来何度も経路探索を(例えば、一度見つけた経路を見つけにくくして)繰り返して初めて正しい経路を見つけることができた問題に対して、経路探索の回数を減らすことができ、計算時間を短縮することができる。また、実用的な時間では正しい経路を見つけられず、解けなかった問題に対しても解くことができると期待できる。
- 一般社団法人情報処理学会の論文
- 1994-03-07
著者
-
寺井 正幸
大阪学院大学情報学部
-
寺井 正幸
三菱電機(株)カスタムlsi設計技術開発センター
-
寺井 正幸
三菱電機
-
中尾 博臣
三菱電機(株)
-
林 中也
三菱電機システムLSI開発研究所
-
奥田 亮輔
三菱電機(株)システムlsi開発研究所
-
林 中也
三菱電機(株)システムLSI開発研究所
-
中尾 博臣
三菱電機株式会社システムlsi事業統括部
-
中尾 博臣
三菱電機株式会社 半導体基盤技術統括部 Eda技術部
関連論文
- 大規模ゲートアレーにおける配線混雑緩和を目的とした"padding"による配置改善の一手法
- 「アンテナ効果」を低減するASIC設計向けの配線手法 (電子システムの設計技術と設計自動化)
- 配線混雑緩和を目的とした大規模ゲートアレイ用配置改善手法
- 3層チャネルレス・ゲートアレイのための高速配線手法
- 大規模多層配線ゲートアレイ用新引き剥がし再配線手法
- 3層チャネルレスSOGのための高速配線手法
- 配線混雑度指向のMin-Cut分割によるタイミング駆動配置手法
- 3層チャネルレスSOGのための高速配線手法
- 敷き詰め型ゲートアレイの自動配置における対話編集機能の実現
- 動的ネット重み調整によるタイミング保証ミニカット配置手法
- CMOSゲートアレイ用マクロセル自動レイアウトシステム
- 可変成形型電子ビーム露光データ生成のためのマスクパターンの台形分割手法
- データパスレイアウト生成におけるパス遅延制約を考慮した機能ブロック配置手法
- ブリッジ故障対応IDDQテストで用いる近接配線ペアリストの効率的生成手法(設計技術と設計自動化,システムLSI設計とその技術)
- 信号間の相互影響を考慮したバッファ挿入によるクロストークノイズ削減の-手法(レイアウト設計,システムLSI設計とその技術)
- 大規模高速ASIC用クロック分配回路レイアウト設計ツールの開発(システムLSIの設計技術と設計自動化)
- ディープサブミクロンLSI設計における仮想配線容量見積りの精度向上の一手法
- システムLSI用クロック分配回路設計及びスキュー解析用CADツール (特集 IT時代におけるLSI)
- 2次元トランジスタ配置構造を持つCMOSセルレイアウト生成システム (電子システムの設計技術と設計自動化)
- 配線混雑度を考慮した仮想配線容量見積り手法
- CMOSマクロセル生成における階層的トランジスタ配置手法
- 可変成形型EB露光データ生成のためのマスクパターンの台形分割手法
- 2次元トランジスタ配置構造をもつCMOSセルの生成における自動配線手法
- CMOSゲートアレイ用マクロセル自動レイアウトシステムの適用結果と機能改善
- CMOSマクロセル生成における階層的トランジスタ配置手法
- 3層配線ゲートアレー用グローバル配線の新手法
- エンベッデッドアレイ用レイアウト設計支援システム
- 既配線の押し退け可能性を考慮したゼネラルエリア配線手法
- 90nm級SoCプロセス対応配線キャラクタライズ手法(タイミング解析)(システムLSIの設計技術と設計自動化)
- 対話型2点問配線プログラムの開発
- 大規模ゲートアレイのためのMin-Cut配置の一実現法(2)
- ミニカット配置の一実現法
- グローバル配線におけるネットの配線順序についての一考察
- タイミング駆動型ミニカット配置アルゴリズム
- マスタスライス方式レイアウトにおける横トラック数の考察
- カスタムLSI用テストプログラム作成支援システムの一構成法
- システムLSI用クロック分配回路設計手法とそのスキュー解析手法(電子システムの設計技術と設計自動化)
- マクロセルレイアウト生成用トランジスタ配置手法 : 2つの階層を同時に処理する階層的配置手法
- SSI/MSI論理よりLSI論理への論理の再構成手法
- タイル方式により生成したモジュールのセル上配線通過可能領域抽出手法
- 障害となる既配線の押し退け可能性を考慮した自動配線手法
- ASICサインオフシミュレーションに適したセルの動作モデルと高速模擬手法
- ASICサインオフシミュレータemslのプリミティブに対するテスト手法
- ASlCサインオフシミュレータemslの高速化
- セル上配線領域抽出機能付きアレイコンパイラ
- 種々のチップ構造のゲートアレイに適用可能な配線プログラム
- チャネル配線法における幹線分割の一手法