ASICサインオフシミュレーションに適したセルの動作モデルと高速模擬手法
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、ASICサインオフシミュレータとして実用中のemsl(イーエムエスエル)におけるセルの動作モデルとその高速な模擬手法について述べる。
- 一般社団法人情報処理学会の論文
- 1996-03-06
著者
-
奥田 亮輔
三菱電機(株)システムlsi開発研究所
-
秋山 頼子
三菱電機セミコンダクタソフトウエア(株)
-
奥本 哲也
三菱電機セミコンダクタソフトウエア(株)
-
古本 光昭
三菱電機(株)システムLSI開発研究所
-
榎本 清之
三菱電機(株)システムLSI開発研究所
関連論文
- CMOSゲートアレイ用マクロセル自動レイアウトシステム
- 既配線の押し退け可能性を考慮したゼネラルエリア配線手法
- 障害となる既配線の押し退け可能性を考慮した自動配線手法
- ASICサインオフシミュレーションに適したセルの動作モデルと高速模擬手法
- ASICサインオフシミュレータemslのプリミティブに対するテスト手法
- ASlCサインオフシミュレータemslの高速化
- 論理素子名の置換プログラム