大規模多層配線ゲートアレイ用新引き剥がし再配線手法
スポンサーリンク
概要
- 論文の詳細を見る
大規模ゲートアレイの自動配線では未配線信号が生じると引き剥がし再配線手法を適用してこれらを解消する。多くの引き剥がし再配線手法が発表されている。このうち、[l]-[3]はチップ全面を対象として再配線する為、規模が大きいチップでは莫大な処理時間を要す。大規模LSIチップを対象とした[4]は、既配線信号との短絡を許して未配線信号を結線した後、短絡箇所近傍の局所領域内に限定して引き剥がし再配線を行い短絡を解消する。この手法はチップ規模に関係なく局所領域を対象とするため高速である。しかし、短絡を許して未配線信号を結線する際に短絡箇所の最少化のみを目的としているので配線混雑領域において短絡を起こすことがある。この場合、短絡箇所近傍の経路変更のみでは局所配線混雑領域を迂回する経路を生成できず、短絡を解消することは困難である。そこで、局所的な引き剥がし再配線を繰り返し適用し、短絡箇所を徐々に分散させることにより局所的な配線混雑を緩和する必要があり、莫大な処理時間を要していた。我々は上記の問題を解決するための大域的な引き剥がし再配線機能を持つ配線手法を提案する。短絡箇所近傍の引き剥がし再配線によって短絡を解消できなかった場合には、残った短絡箇所近傍の配線混雑緩和を目的として、チップ全面で独自の高速メーズ配線による引き剥がし再配線を実行する。これまでに発表された高速メーズ配線は混雑した領域での高速化の効果が少なかった。我々の手法は、チップを複数の小領域に分割し、小領域毎に混雑度を考慮して選抜した格子線("coarse grid")上の経路を探索することにより混雑した領域でも高速である。
- 1995-09-05
著者
-
寺井 正幸
大阪学院大学情報学部
-
寺井 正幸
三菱電機株式会杜 半導体基盤技術統括部 Eda技術部
-
寺井 正幸
三菱電機
-
城田 博史
三菱電機株式会社
-
佐藤 興二
三菱電機セミコンダクタソフトウェア株式会社
-
佐藤 興二
三菱電機株式会社システムLSI開発研究所
-
城田 博史
三菱電機(株)半導体事業本部
関連論文
- 大規模ゲートアレーにおける配線混雑緩和を目的とした"padding"による配置改善の一手法
- 「アンテナ効果」を低減するASIC設計向けの配線手法 (電子システムの設計技術と設計自動化)
- 配線混雑緩和を目的とした大規模ゲートアレイ用配置改善手法
- 3層チャネルレス・ゲートアレイのための高速配線手法
- 大規模多層配線ゲートアレイ用新引き剥がし再配線手法
- 3層チャネルレスSOGのための高速配線手法
- 配線混雑度指向のMin-Cut分割によるタイミング駆動配置手法
- 3層チャネルレスSOGのための高速配線手法
- 敷き詰め型ゲートアレイの自動配置における対話編集機能の実現
- 動的ネット重み調整によるタイミング保証ミニカット配置手法
- CMOSゲートアレイ用マクロセル自動レイアウトシステム
- 可変成形型電子ビーム露光データ生成のためのマスクパターンの台形分割手法
- ブリッジ故障対応IDDQテストで用いる近接配線ペアリストの効率的生成手法(設計技術と設計自動化,システムLSI設計とその技術)
- 信号間の相互影響を考慮したバッファ挿入によるクロストークノイズ削減の-手法(レイアウト設計,システムLSI設計とその技術)
- 大規模高速ASIC用クロック分配回路レイアウト設計ツールの開発(システムLSIの設計技術と設計自動化)
- ディープサブミクロンLSI設計における仮想配線容量見積りの精度向上の一手法
- システムLSI用クロック分配回路設計及びスキュー解析用CADツール (特集 IT時代におけるLSI)
- 2次元トランジスタ配置構造を持つCMOSセルレイアウト生成システム (電子システムの設計技術と設計自動化)
- 配線混雑度を考慮した仮想配線容量見積り手法
- CMOSマクロセル生成における階層的トランジスタ配置手法
- 可変成形型EB露光データ生成のためのマスクパターンの台形分割手法
- 2次元トランジスタ配置構造をもつCMOSセルの生成における自動配線手法
- CMOSゲートアレイ用マクロセル自動レイアウトシステムの適用結果と機能改善
- CMOSマクロセル生成における階層的トランジスタ配置手法
- 3層配線ゲートアレー用グローバル配線の新手法
- エンベッデッドアレイ用レイアウト設計支援システム
- 既配線の押し退け可能性を考慮したゼネラルエリア配線手法
- 3)色彩効果法によるマスクパターン検査 : LSIマスクパターン欠陥認識用実験装置(画像技術応用研究会(第31回))
- 色彩効果法によるマスクパターン検査 : LSIマスクパターン欠陥認識用実験装置
- 90nm級SoCプロセス対応配線キャラクタライズ手法(タイミング解析)(システムLSIの設計技術と設計自動化)
- 大規模ゲートアレイのためのMin-Cut配置の一実現法(2)
- ミニカット配置の一実現法
- タイミング駆動型ミニカット配置アルゴリズム
- システムLSI用クロック分配回路設計手法とそのスキュー解析手法(電子システムの設計技術と設計自動化)
- マクロセルレイアウト生成用トランジスタ配置手法 : 2つの階層を同時に処理する階層的配置手法
- 障害となる既配線の押し退け可能性を考慮した自動配線手法
- 種々のチップ構造のゲートアレイに適用可能な配線プログラム
- チャネル配線法における幹線分割の一手法