寺井 正幸 | 三菱電機株式会杜 半導体基盤技術統括部 Eda技術部
スポンサーリンク
概要
関連著者
-
寺井 正幸
三菱電機株式会杜 半導体基盤技術統括部 Eda技術部
-
寺井 正幸
大阪学院大学情報学部
-
寺井 正幸
三菱電機
-
寺井 正幸
株式会社ルネサステクノロジ製品技術本部
-
高橋 一浩
三菱電機株式会社半導体事業本部
-
定兼 利行
株式会社ルネサステクノロジ製品技術本部
-
中尾 博臣
三菱電機株式会社システムlsi事業統括部
-
中尾 博臣
三菱電機株式会社 半導体基盤技術統括部 Eda技術部
-
寺井 正幸
三菱電機(株)カスタムlsi設計技術開発センター
-
中尾 博臣
三菱電機株式会社
-
岡崎 芳
三菱電機株式会社システムlsi事業化推進センター:(現)大阪電気通信大学工学部
-
小谷 健
三菱電機株式会社システムlsi事業統括部
-
定兼 利行
三菱電機株式会社
-
岡崎 芳
三菱電機株式会社
-
佐藤 興二
三菱電機セミコンダクタソフトウェア株式会社
-
城田 博史
三菱電機(株)半導体事業本部
-
高橋 一浩
三菱電機(株)システムLSI開発研究所
-
佐藤 興二
三菱電機株式会社システムLSI開発研究所
-
柴谷 聡
三菱電機アメリカ株式会社電子デバイスグループ
-
定兼 利行
三菱電機(株)システム Lsi 事業統括部
-
金本 後幾
株式会社ルネサステクノロジ製品技術本部
-
城田 博史
三菱電機株式会社
-
柴谷 聡
三菱電機株式会社
-
城田 博史
三菱電機(株)システムLSI開発研究所
-
堀場 康孝
三菱電機株式会社 LSI 研究所
-
藤野 康弘
三菱電機(株)カスタムlsi設計技術開発センター
-
森泉 幸一
三菱電機
-
金本 俊幾
三菱電機株式会社システムLSI事業統括部
-
森泉 幸一
三菱電機株式会社
-
中尾 博臣
三菱電機(株)
-
柴山 泰範
三菱電機株式会社システムLSI事業統括部
-
藤野 康弘
三菱電機株式会社カスタムLSI設計技術開発センター
-
堀場 康孝
三菱電機株式会社
-
山岡 裕泰
三菱電機株式会社 システムLSI開発研究所
-
味岡 佳英
三菱電機株式会社 システムLSI開発研究所
-
北田 修
三菱電機株式会社
-
堀場 康孝
関西大学大学院工学研究科
-
岸田 悟
三菱電機株式会社半導体基盤技術統括部eda技術部
-
石川 清志
株式会社ルネサステクノロジ
-
岩出 秀平
大阪工業大学情報科学部コンピュータ科学科
-
吉田 可奈子
三菱電機(株) カスタムlsi設計技術開発センター
-
山崎 一弘
三菱電機(株)システムLSI開発研究所
-
川井 孝洋
三菱電機(株) カスタムLSI設計技術開発センター
-
野田 知義
三菱電機(株) カスタムLSI設計技術開発センター
-
伊藤 俊明
株式会社ルネサステクノロジ製品技術本部
-
金本 俊幾
株式会社ルネサステクノロジ製品技術本部
-
小谷 憲
株式会社ルネサステクノロジ製品技術本部
-
清水 良浩
株式会社ルネサステクノロジ製品技術本部
-
堀場 康孝
関西大学工学部電気工学科
-
岩出 秀平
三菱電機株式会社システムLSI事業化推進センター
-
堀場 康孝
三菱電機(株)半導体事業本部
-
岡崎 芳
三菱電機(株)半導体事業本部
-
大倉 五佐雄
三菱電機株式会社
-
松崎 日出夫
三菱電機株式会社制御製作所
-
林越 美智子
三菱電機株式会社 システムLSI開発研究所
-
林 中也
三菱電機システムLSI開発研究所
-
奥田 亮輔
三菱電機(株)システムlsi開発研究所
-
山岡 裕泰
三菱電機株式会社
-
山岡 裕泰
三菱電機株式会社半導体基盤技術統括部eda技術部
-
渡邉 哲也
株式会社ルネサステクノロジ製品技術本部
-
石川 清志
ルネサステクノロジ
-
川井 孝洋
三菱電機
-
鶫崎 浩
三菱電機セミコンダクタソフトウエア株式会社
-
八原 俊彦
大阪電気通信大学短期大学部
-
国清 辰也
株式会社ルネサステクノロジ生産本部
-
白田 光利
株式会社ルネサステクノロジ製品技術本部
-
味岡 佳英
株式会社ルネサステクノロジ製品技術本部
-
外薗 三彦
三菱電機株式会社半導体事業本部
-
山田 晃子
三菱電機セミコンダクタソフトウェア株式会社
-
林 中也
三菱電機(株)システムLSI開発研究所
-
味岡 佳英
三菱電機株式会社半導体事業本部
-
寺井 正幸
三菱電機株式会社カスタムlsi設計技術開発センター
-
野田 知義
三菱電機
著作論文
- 大規模ゲートアレーにおける配線混雑緩和を目的とした"padding"による配置改善の一手法
- 「アンテナ効果」を低減するASIC設計向けの配線手法 (電子システムの設計技術と設計自動化)
- 配線混雑緩和を目的とした大規模ゲートアレイ用配置改善手法
- 3層チャネルレス・ゲートアレイのための高速配線手法
- 大規模多層配線ゲートアレイ用新引き剥がし再配線手法
- 3層チャネルレスSOGのための高速配線手法
- 配線混雑度指向のMin-Cut分割によるタイミング駆動配置手法
- 3層チャネルレスSOGのための高速配線手法
- 敷き詰め型ゲートアレイの自動配置における対話編集機能の実現
- CMOSゲートアレイ用マクロセル自動レイアウトシステム
- 可変成形型電子ビーム露光データ生成のためのマスクパターンの台形分割手法
- ブリッジ故障対応IDDQテストで用いる近接配線ペアリストの効率的生成手法(設計技術と設計自動化,システムLSI設計とその技術)
- 信号間の相互影響を考慮したバッファ挿入によるクロストークノイズ削減の-手法(レイアウト設計,システムLSI設計とその技術)
- 大規模高速ASIC用クロック分配回路レイアウト設計ツールの開発(システムLSIの設計技術と設計自動化)
- ディープサブミクロンLSI設計における仮想配線容量見積りの精度向上の一手法
- システムLSI用クロック分配回路設計及びスキュー解析用CADツール (特集 IT時代におけるLSI)
- 2次元トランジスタ配置構造を持つCMOSセルレイアウト生成システム (電子システムの設計技術と設計自動化)
- 配線混雑度を考慮した仮想配線容量見積り手法
- CMOSマクロセル生成における階層的トランジスタ配置手法
- 可変成形型EB露光データ生成のためのマスクパターンの台形分割手法
- 2次元トランジスタ配置構造をもつCMOSセルの生成における自動配線手法
- CMOSゲートアレイ用マクロセル自動レイアウトシステムの適用結果と機能改善
- CMOSマクロセル生成における階層的トランジスタ配置手法
- 3層配線ゲートアレー用グローバル配線の新手法
- エンベッデッドアレイ用レイアウト設計支援システム
- 90nm級SoCプロセス対応配線キャラクタライズ手法(タイミング解析)(システムLSIの設計技術と設計自動化)
- 大規模ゲートアレイのためのMin-Cut配置の一実現法(2)
- ミニカット配置の一実現法
- タイミング駆動型ミニカット配置アルゴリズム
- システムLSI用クロック分配回路設計手法とそのスキュー解析手法(電子システムの設計技術と設計自動化)
- マクロセルレイアウト生成用トランジスタ配置手法 : 2つの階層を同時に処理する階層的配置手法