セル上配線領域抽出機能付きアレイコンパイラ

スポンサーリンク

概要

• 論文の詳細を見る

• モジュールジェネレータの多くは、"タイル方式"や"レイアウト記述方式"の採用により高密度なROM、RAM等のセルを生成することに成功している。しかし、モジュールジェネレータが生成するセル(生成セルと呼ぶ)自体は高密度であっても、それらがさらに上位の規模の大きいセルやチップ(これらを上位セルと呼ぶ)の部品として用いられたとき、必ずしも上位セルが高密度にならない場合がある。例えば、ROM、RAM等のセルは面積が大きく端子数が多いために、上位セルのレイアウトの際に生成セルの周囲は配線が混雑し、配線領域と配線長の増加を招き、上位セルのレイアウト密度を低下させている。ここで報告するアレイコンパイラは規則構造モジュールを対象として、タイル方式(基本となるセル"リーフセル"を隣接配置してレイアウトを生成する方式)によりセルのレイアウトを生成する。これに加えてアレイコンパイラは上位セルの集積度の向上を目的として次の機能を持つ。(1)生成セル上で配線の通過できる領域(セル上配線領域)を抽出する。(2)生成セルのレイアウトを物理的なレイアウト構造が確定したセル(ハードマクロと呼ぶ)として生成するだけでなく、生成セルを構成する下位階層のセル(ブロックと呼ぶ)の相対的な位置関係とブロックの端子間の接続情報で表して生成する。これをハード/ソフト混合マクロと呼ぶ、ハード/ソフト混合マクロは、上位セルのレイアウトの際にそのレイアウト構造を変えることができる。ここでは後の配線処理過程でセル上配線領域が不足する場合に、セル上配線領域を拡張する(セル上配線領域をストレッチするという)ために使用する。本稿では、セル上配線領域抽出機能とハード/ソフト混合マクロ生成機能を持つアレイコンパイラについて、実現方法と適用結果について述べる。

• 一般社団法人情報処理学会の論文
• 1992-02-24

著者

• 中尾 博臣

  三菱電機(株)

• 林越 美智子

  三菱電機株式会社 システムLSI開発研究所

• 山田 晃子

  三菱電機セミコンダクタソフトウェア株式会社

• 林越 美智子

  三菱電機(株)カスタムLSI設計技術開発センター

関連論文

• CMOSゲートアレイ用マクロセル自動レイアウトシステム
• データパスレイアウト生成におけるパス遅延制約を考慮した機能ブロック配置手法
• CMOSマクロセル生成における階層的トランジスタ配置手法
• エンベッデッドアレイ用レイアウト設計支援システム
• カスタムLSI用テストプログラム作成支援システムの一構成法
• マクロセルレイアウト生成用トランジスタ配置手法 : 2つの階層を同時に処理する階層的配置手法
• 障害となる既配線の押し退け可能性を考慮した自動配線手法
• セル上配線領域抽出機能付きアレイコンパイラ

スポンサーリンク