携帯型422P@HLエンコーダシステム対応64Mbit-DRAM内蔵1チップMPEG-24 22P@MLエンコーダLSIの開発 (<特集>「VLSI一般」)
スポンサーリンク
概要
- 論文の詳細を見る
携帯型HDTV符号化システムを実現する1チップ422P@ML MPEG2ビデオ、オーディオ、システムエンコーダLSIを開発した。本LSIは小型化および低消費電力化のため、0.13um DRAM混載プロセスを用い64Mbit-DRAMを内蔵して試作され、チップサイズ99mm^2、消費電力0.7Wを達成した。DRAMを内蔵し外部メモリを不要としたことと通信ポート内蔵し外部回路なしでマルチチップ構成による解像度の拡張性を持たせたことによりHDTV符号化システムをPCカードサイズ基板に収めることができた。
- 社団法人電子情報通信学会の論文
- 2001-05-18
著者
-
松村 哲哉
三菱電機株式会社システムLSI開発研究所
-
熊木 哲
三菱電機株式会社システムLSI開発研究所
-
花見 充雄
三菱電機株式会社システムLSI開発研究所
-
石原 和哉
三菱電機株式会社システムLSI開発研究所
-
味岡 佳英
三菱電機株式会社 システムLSI開発研究所
-
服部 伸一
三菱電機株式会社情報技術総合研究所
-
塚本 和宏
株式会社ルネサステクノロジ
-
吉澤 知晃
ルネサステクノロジ
-
辻 高晴
株式会社ルネサステクノロジ
-
服部 信一
三菱電機株式会社 情報技術総合研究所
-
佐藤 英徳
三菱電機株式会社情報技術総合研究所
-
高田 英裕
三菱電機株式会社システムLSI事業化推進センタ
-
渡邉 哲也
三菱電機株式会社システムLSI事業化推進センタ
-
森嶋 哉圭
三菱電機株式会社システムLSI事業化推進センタ
-
吉澤 知晃
三菱電機株式会社システムLSI事業化推進センタ
-
大石 司
三菱電機株式会社ULSI技術開発センタ
-
辻 高晴
三菱電機株式会社ULSI技術開発センタ
-
塚本 和宏
三菱電機株式会社ULSI技術開発センタ
-
古塩 淳
松下電器産業株式会社半導体社プロセス開発センタ
-
松村 哲哉
三菱電機株式会社 システムlsi事業化推進センター
-
熊木 哲
三菱電機株式会社 システムlsi事業化推進センター
-
渡邊 哲哉
三菱電機株式会社 システムlsi事業化推進センター
-
高田 英裕
株式会社ルネサステクノロジ
-
大石 司
株式会社ルネサステクノロジ
-
味岡 佳英
株式会社ルネサステクノロジ製品技術本部
-
佐藤 英徳
三菱電機(株)情報技術総合研究所
-
花見 充雄
三菱電機株式会社 システムlsi事業化推進センター
-
石原 和哉
三菱電機株式会社 システムlsi事業化推進センター
-
石原 和哉
三菱電機
-
古塩 淳
松下電器産業
関連論文
- C-12-6 マルチスタンダードHDTVビデオデコーダコアの開発(C-12.集積回路,一般セッション)
- プログラマブル実時間MPEG2ビデオエンコ-ダチップセット (特集"半導体")
- 6-3 プログラマブル実時間MPEG2ビデオエンコーダチップセット
- プログラマブル実時間MPEG2ビデオエンコーダのチップセット
- ワンチップMPEG2符号化LSIの現在と将来
- D-11-33 動き探索を用いた動画像中の雨滴ノイズ除去に関する一検討(D-11. 画像工学,一般セッション)
- D-11-13 2パス化によるIピクチャの符号化パラメーター選択の一検討(D-11. 画像工学,一般セッション)
- 高画質対応MPEG2動き検出LSI (ME3)の開発(1) : アーキテクチャ概要
- 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 高集積・低電力を実現した90nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI一般 : ISSCC2004特集)
- 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- タイミング自己調整回路を用いた低消費電カデュアルポートSRAMの開発(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較
- タイミング自己調整回路を用いた低消費電力デュアルポートSRAMの開発
- 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- デジタル放送向け動画像符号化における低遅延化技術の開発と性能評価
- D-11-38 低遅延化を考慮したMPEG-2コーデックにおける画質評価試験(D-11. 画像工学,一般セッション)
- D-11-44 低遅延機能を搭載したMPEG-2 HDTVエンコーダの実現(D-11.画像工学C(画像通信・応用システム),一般講演)
- D-11-11 フィールド構造における動きベクトル選択の一検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-10 低遅延を考慮した画質改善方式の一検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-55 MPEG-2 HDTVエンコーダの低遅延化アーキテクチャの検討(D-11.画像工学C(画像通信・応用システム),一般講演)
- D-11-17 遅延を考慮した情報発生変動量制限下における符号化構造の検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-16 低遅延を考慮したシーンチェンジ制御方式の検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-45 MPEG-2コーデックにおける低遅延化の一考察(D-11. 画像工学A(画像基礎・符号化), 情報・システム2)
- D-11-26 低遅延機能を搭載したMPEG-2エンコーダFPGAの一検討(D-11. 画像工学A(画像基礎・符号化), 情報・システム2)
- D-11-21 量子化閾値処理アルゴリズムに関する一検討
- 携帯型422P@HLエンコーダシステム対応64Mbit-DRAM内蔵1チップMPEG-24 22P@MLエンコーダLSIの開発 (「VLSI一般」)
- D-11-54 疑似2パスを用いたMPEG-2ビデオ符号化におけるVBR制御方式の検討
- 区域的固定ビットレート符号化における符号量制御とビデオストリームバッファの関係
- D-11-158 MPEG-2 422@HL エンコーダチップセットの開発 : 評価手法
- MPEG2 422P@ML準拠コーデックの開発
- ディジタル放送用SDTVコーデックの検討
- SNGコ-デック (特集"ディジタル放送を支える先端技術″)
- D-11-109 プログラマブルシーケンサの検討(D-11.画像工学,一般セッション)
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- D-11-6 H.264 INTRA予測処理高速化の検討(D-11.画像工学,一般セッション)
- D-11-4 遅延を考慮したH.264/AVC CABAC符号化の一検討(D-11.画像工学,一般セッション)
- サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
- サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- MPEG-2 AVS1チップエンコーダにおけるシステム多重化手法
- MPEG-2 AVS1チップエンコーダにおけるシステム多重化手法
- MPEG-2 AVS 1チップエンコーダにおけるシステム多重化手法
- インピーダンス調整回路を用いた複合型電源電圧降下回路
- SoCの電源雑音向け微細埋め込み型連続時間雑音検出手法(アナログ,パワーインテグリティ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SoCの電源雑音向け微細埋め込み型連続時間雑音検出手法(アナログ,パワーインテグリティ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作 : 画像応用
- 5)国際標準化対応ビデオコーデックを用いたテレビ会議システム(画像通信システム研究会)
- 国際標準化対応ビデオコーデックを用いたテレビ会議システム
- セルフリファレンスセンスアンプを用いた高密度1T-4MTJ MRAM(新メモリ技術とシステムLSI)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア(新メモリ技術, メモリ応用技術, 一般)
- 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 複数メモリコア共有型メモリリペア解析回路の開発(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- eDRAM 対応 包括的・リアルタイムリペア解析回路(CRESTA)の開発
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
- MPEG2準拠画像符号化チップセットを用いた実時間符号化ボードの開発
- MPEG2動き検出LSI
- MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
- 45nm CMOSにおけるばらつき低減を目的とした基板バイアス制御技術の提案(学生・若手研究会)
- エラー検出FFを用いたDVSにおけるShort Path PenaltyとOR-Tree Latencyの低減手法(招待講演1,物理設計及び一般)
- C-12-36 プロセッサ動作エラー検出のための命令レベルプログラミング手法(C-12.集積回路,一般セッション)
- TA-1-7 高速マイコンの物理設計技術
- 高画質対応MPEG2動き検出LSI(ME3)の開発
- 低処理遅延MPEG2コーデックの検討
- 90nm級SoCプロセス対応配線キャラクタライズ手法(タイミング解析)(システムLSIの設計技術と設計自動化)
- MPEG2対応動き検出LSI(ME2)(2) : 整数精度演算部の設計
- 高効率冗長方式、システムLSI向けテスト容易化機能搭載の0.13μm 32M/64Mビット混載DRAMコア
- 携帯機器用画像処理システムLSI向け小面積、低消費電力混載DRAMマクロ (メモリ・混載メモリ及びIC一般)
- D-11-154 MPEG-2 422@HL エンコーダチップセットの開発 : チップセットアーキテクチャ
- メディアプロセッサコアPPの低消費電力化
- メディアプロセッサコアPPの低消費電力化
- ワンチップMPEG2符号化LSIの現在と将来
- ワンチップMPEG2符号化LSIの現在と将来
- MPEG2対応動き検出LSI(ME2)(1) : アーキテクチャ概要
- DTV用LSI (特集"ディジタル放送を支える先端技術″)
- MPEG2ビデオデコーダLSIの復号回路
- MPEG2対応動き検出LSI(ME2)(3) : ハーフペル精度演算部の設計
- 3)動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作(画像応用研究会)
- ディジタルテレビ放送用MPEG-2エンコーダチップセット (特集 LSI)
- D-11-155 MPEG-2 422@HL エンコーダチップセットの開発 : 符号化LSI
- 高画質対応PCベースMPEG2エンコーダ用動き検出拡張ボードの開発
- システムLSI用クロック分配回路設計手法とそのスキュー解析手法(電子システムの設計技術と設計自動化)
- MPEG2エンコーダLSI化技術と将来動向
- 高画質対応MPEG2動き検出LSI(ME3)の開発(4) : コンピュータシミュレーションによる各動作モードにおける画質評価
- メディアプロセッサの動作情報に基づく低消費電力エンハンス手法 : 機能シミュレータによるプロファイル情報の活用による低電力化事例
- メディアプロセッサの動作情報に基づく低消費電力エンハンス手法 : 機能シミュレータによるプロファイル情報の活用による低電力化事例
- C-12-54 映像信号用広帯域DLL回路の検討(C-12.集積回路,一般セッション)
- 画像符号化処理におけるビットレート変更時のバッファ制御に関する検討
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)