高画質対応MPEG2動き検出LSI (ME3)の開発(1) : アーキテクチャ概要
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1998-03-06
著者
-
猪股 英樹
三菱電機株式会社情報技術総合研究所
-
猪股 英樹
三菱電機株式会社
-
大平 英雄
三菱電機株式会社情報技術総合研究所
-
吉田 豊彦
三菱電機株式会社システムlsi事業化推進センター
-
花見 充雄
三菱電機(株)システムLSI事業化推進センター
-
石原 和哉
三菱電機(株)システムLSI事業化推進センター
-
大平 英雄
三菱電機(株)情報技術総合研究所
-
猪股 英樹
三菱電機(株)情報技術総合研究所
-
松村 哲哉
三菱電機(株)システムLSI事業化推進センター
-
吉田 豊彦
三菱電機(株)システムLSI事業化推進センター
-
松村 哲哉
三菱電機株式会社 システムlsi事業化推進センター
-
吉田 豊彦
三菱電機(株)
-
大平 英雄
三菱電機株式会社通信システム研究所
-
花見 充雄
三菱電機株式会社 システムlsi事業化推進センター
-
石原 和哉
三菱電機株式会社 システムlsi事業化推進センター
-
石原 和哉
三菱電機
-
猪股 英樹
三菱電機(株)
関連論文
- H.264/AVC High422P@L4.1対応1チップHDTVエンコーダLSIの開発(デジタル放送・デジタル設備,および一般)
- H.264/AVC High422P@L4.1 対応1チップHDTVエンコーダLSIの開発
- プログラマブル実時間MPEG2ビデオエンコ-ダチップセット (特集"半導体")
- 6-3 プログラマブル実時間MPEG2ビデオエンコーダチップセット
- プログラマブル実時間MPEG2ビデオエンコーダのチップセット
- 1)衛星伝送用HDTVコーデックの開発(無線・光伝送研究会)
- 衛星伝送用HDTVコーデックの開発 : 無線・光伝送
- D-11-22 H.264イントラ予測における効率改善の検討(D-11.画像工学,一般セッション)
- D-11-25 H.264/AVC時間ダイレクトモードの実装における省メモリ化に関する一検討(D-11.画像工学,一般セッション)
- D-11-33 動き探索を用いた動画像中の雨滴ノイズ除去に関する一検討(D-11. 画像工学,一般セッション)
- D-11-13 2パス化によるIピクチャの符号化パラメーター選択の一検討(D-11. 画像工学,一般セッション)
- H.264 HDTV コーデック技術 (特集 デジタルメディアを支える先進技術)
- D-11-56 H.264/AVCとMPEG-2の共存環境における再符号化の一検討(D-11.画像工学C(画像通信・応用システム),一般講演)
- D-11-48 H.264イントラ予測における処理量削減の検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-24 動きベクトル分布に基づく動き探索範囲制御方法の一検討
- 高画質対応MPEG2動き検出LSI (ME3)の開発(1) : アーキテクチャ概要
- MPEG-2準拠スケーラブル画像符号化LSIの開発
- A-3-15 組込みシステム用実行ファイルの効率的圧縮および実行方法の提案
- A-4-33 4K対応H.264/MPEG-4 AVCビデオコーデックの開発(A-4. 信号処理,一般セッション)
- 携帯型422P@HLエンコーダシステム対応64Mbit-DRAM内蔵1チップMPEG-24 22P@MLエンコーダLSIの開発 (「VLSI一般」)
- D-11-12 汎用コーデックデバイスを用いたスケーラブル符号化の一検討(D-11.画像工学,一般セッション)
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- D-11-25 JPEG XRによる静止画像符号化のレート制御方式の検討(D-11.画像工学,一般セッション)
- D-11-93 MPEG-2 TSストリームのRTP伝送時における送受信間メディアクロック同期に関する一検討(D-11.画像工学,一般セッション)
- H.264/AVC High422P@L4.1対応1チップHDTVエンコーダLSIの開発
- MPEG-2 AVS1チップエンコーダにおけるシステム多重化手法
- MPEG-2 AVS1チップエンコーダにおけるシステム多重化手法
- MPEG-2 AVS 1チップエンコーダにおけるシステム多重化手法
- D-11-11 4K対応H.264/AVC符号化装置における全画面符号量制御に関する一検討(D-11.画像工学,一般セッション)
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- VLIWマルチメディアプロセッサD10V (マルチメディア・通信用LSIおよびDSP)
- TRON仕様32ビットマイクロプロセッサG_/100 : (1)マイクロプログラムによる高機能命令の実現とその評価
- TRON仕様32ビットマイクロプロセッサG_/100 : (2)関係データベースによるマイクロプログラムの管理とマイクロデコーダの設計
- 動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作 : 画像応用
- A-4-9 1080/60p対応H.264/MPEG-4 AVCビデオコーデックの開発(A-4.信号処理,一般セッション)
- ループ内フレームメモリの容量削減に関する一検討
- MPEG2準拠画像符号化チップセットを用いた実時間符号化ボードの開発
- MPEG2動き検出LSI
- MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
- 高画質対応MPEG2動き検出LSI(ME3)の開発
- 高画質対応MPEG2動き検出LSI(ME3)の開発(2) : 演算アレイの構成
- 動画像符号化における符号量制御に関する一検討
- 2)動画像符号化における符号量制御に関する一検討(放送方式研究会)
- MPEG2対応動き検出LSI(ME2)(2) : 整数精度演算部の設計
- 動画像符号化におけるビット割当に関する一検討
- マルチメディア対応画像処理LSIの機能モデル構築の検討
- 23-4 MPEGデコーダのフレームメモリ圧縮に関する検討
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/sビデオ処理可能な低消費電力メディアプロセッサコア アーキテクチャ
- D-11-154 MPEG-2 422@HL エンコーダチップセットの開発 : チップセットアーキテクチャ
- 超高精細カラー動画像蓄積表示装置
- 1)超高精細カラー動画像蓄積表示装置(画像処理・コンピュータビジョン研究会)
- 20-12 超高精細動画像蓄積装置
- 超高精細カラー動画像蓄積表示装置 : 画像処理・コンピュータビジョン
- 動画像処理用DSPア-キテクチャ (ディジタルシグナルプロセッサとその応用)
- MPEG2対応動き検出LSI(ME2)(1) : アーキテクチャ概要
- DTV用LSI (特集"ディジタル放送を支える先端技術″)
- MPEG2ビデオデコーダLSIの復号回路
- MPEG2対応動き検出LSI(ME2)(3) : ハーフペル精度演算部の設計
- 3)動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作(画像応用研究会)
- 3)525プログレッシブ対応のディジタルSNGコーデックの開発(放送現業研究会)
- 525本順次走査信号対応ディジタルSNGコーデックの開発 : エンコーダの開発
- 525プログレッシブ対応ディジタルSNGコーデックの開発
- ディジタルテレビ放送用MPEG-2エンコーダチップセット (特集 LSI)
- D-11-155 MPEG-2 422@HL エンコーダチップセットの開発 : 符号化LSI
- TRON仕様32ビットマイクロプロセッサG_/100 : (3)関係データベースを中心に統合されたマイクロプログラム開発ツール
- 高画質対応PCベースMPEG2エンコーダ用動き検出拡張ボードの開発
- 高画質対応MPEG2動き検出LSI(ME3)の開発(3) : デュアルアレイアーキテクチャー
- VLIWメディアプロセッサD30Vアーキテクチャ
- 2V 250MHzマルチメディアプロセッサデザイン
- 2V 250MHzマルチメディアプロセッサデザイン
- マルチメディアプロセッサ"D30V" (特集"LSI") -- (ASIC)
- MPEG2エンコーダLSI化技術と将来動向
- 高画質対応MPEG2動き検出LSI(ME3)の開発(4) : コンピュータシミュレーションによる各動作モードにおける画質評価
- 525本順次走査信号対応ディジタルSNGコーデックの開発 : デコーダの開発 / 画像工学A
- メディアプロセッサD30Vの検証手法 (機能論理設計, アーキテクチャ設計支援と一般)
- VLIWメディアプロセッサコア内蔵1チップMPEG2復号LSIメモリ・アーキテクチャ
- 2010年度喜安記念業績賞紹介 : H.264映像符号化の実装と普及による豊かな映像社会の実現を目指して
- 165GOPS MPEG2対応広範囲,全探索動き検出LSI (特集 システムLSI) -- (マイコン/ASIC)
- ベ-ルを脱いだマルチメディアプロセッサD30V (連続特集 97年を彩る最新マイクロプロセッサ(4))
- 低電力携帯電話用メディアプロセッサD10V (特集 CPUのトレンド)
- 14-5 ファジーアルゴリズムによる符号化ノイズ低減方法の一検討 : H/W化を考慮したポストフィルタ(第14部門 画像・映像符号化)
- VLIW型メディアプロセッサ
- メディアプロセッサD30Vの検証手法 (機能論理設計, アーキテクチャ設計支援と一般)