高画質対応MPEG2動き検出LSI(ME3)の開発
スポンサーリンク
概要
- 論文の詳細を見る
HDTVへの対応が可能な高画質対応MPEG2動き検出LSI(ME3)を開発した。ME3は、54MHz動作時に165GOPS(giga operations per second)の演算能力を有し、1チップで全探索法式かつ広範囲探索を実現する。更に複数チップ構成により、HDTV応用に対応可能な探索範囲をも実現する。ME3は, 0.35μmCMOSプロセスで試作し、1.9Mトランジスタを8.5×8.5mm^2のチップサイズに集積した。本LSIによりピクチャに応じた最適動きベクトルの検出が可能となり、低いコストかつ高画質なMPEG2画像符号化装置が実現できる。
- 社団法人電子情報通信学会の論文
- 1998-08-20
著者
-
大熊 晴之
三菱電機エンジニアリング(株)
-
西垣 幸司
三菱電機エンジニアリング(株)
-
鈴木 弘一
三菱電機(株)情報技術総合研究所
-
吉田 豊彦
三菱電機株式会社システムlsi事業化推進センター
-
花見 充雄
三菱電機(株)システムLSI事業化推進センター
-
石原 和哉
三菱電機(株)システムLSI事業化推進センター
-
松村 哲哉
三菱電機(株)システムLSI事業化推進センター
-
風山 雅裕
三菱電機(株) 情報技術総合研究所
-
松村 哲哉
三菱電機株式会社 システムlsi事業化推進センター
-
竹内 伸一
三菱電機エンジニアリング(株)
-
吉田 豊彦
三菱電機(株)
-
大熊 晴之
株式会社ルネサスデザイン
-
Scotzniovsky Stefan
三菱電機(株)システムLSI事業化推進センター
-
風山 雅裕
三菱電機株式会社情報技術総合研究所
-
花見 充雄
三菱電機株式会社 システムlsi事業化推進センター
-
石原 和哉
三菱電機株式会社 システムlsi事業化推進センター
-
石原 和哉
三菱電機
関連論文
- プログラマブル実時間MPEG2ビデオエンコ-ダチップセット (特集"半導体")
- 6-3 プログラマブル実時間MPEG2ビデオエンコーダチップセット
- MPEG2対応、5GOPS、マクロブロックレベル画素処理プロセッサ
- プログラマブル実時間MPEG2ビデオエンコーダのチップセット
- MPEG2実時間符号化対応プログラマブル画素処理プロセッサ[1] : LSIアーキテクチャ
- 高画質対応MPEG2動き検出LSI (ME3)の開発(1) : アーキテクチャ概要
- MPEG-2準拠スケーラブル画像符号化LSIの開発
- A-3-15 組込みシステム用実行ファイルの効率的圧縮および実行方法の提案
- 携帯型422P@HLエンコーダシステム対応64Mbit-DRAM内蔵1チップMPEG-24 22P@MLエンコーダLSIの開発 (「VLSI一般」)
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- MPEG-2 AVS1チップエンコーダにおけるシステム多重化手法
- MPEG-2 AVS1チップエンコーダにおけるシステム多重化手法
- MPEG-2 AVS 1チップエンコーダにおけるシステム多重化手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- VLIWマルチメディアプロセッサD10V (マルチメディア・通信用LSIおよびDSP)
- TRON仕様32ビットマイクロプロセッサG_/100 : (1)マイクロプログラムによる高機能命令の実現とその評価
- TRON仕様32ビットマイクロプロセッサG_/100 : (2)関係データベースによるマイクロプログラムの管理とマイクロデコーダの設計
- 動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作 : 画像応用
- MPEG2準拠画像符号化チップセットを用いた実時間符号化ボードの開発
- MPEG2動き検出LSI
- MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
- エラー検出FFを用いたDVSにおけるShort Path PenaltyとOR-Tree Latencyの低減手法(招待講演1,物理設計及び一般)
- 高画質対応MPEG2動き検出LSI(ME3)の開発
- 高画質対応MPEG2動き検出LSI(ME3)の開発(2) : 演算アレイの構成
- MPEG-2ビデオ符号化のためのプリプロセッサアーキテクチャ
- 時間領域における線形な信号変化に適するMPEG-2符号化アルゴリズムに関する検討
- D-11-156 MPEG-2 422@HL エンコーダチップセットの開発 : 符号化前処理LSI
- 27-4 画像符号化前処理としてのグローバル動き検出の検討
- MPEG2対応動き検出LSI(ME2)(2) : 整数精度演算部の設計
- D-11-117 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : ビデオ部動作管理方式
- D-11-116 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : チップ評価手法
- D-11-115 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : 検証手法
- D-11-114 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : アーキテクチャ概要
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/sビデオ処理可能な低消費電力メディアプロセッサコア アーキテクチャ
- D-11-154 MPEG-2 422@HL エンコーダチップセットの開発 : チップセットアーキテクチャ
- 1チップマルチプロセッサのデバッグシステム(VSLI一般(ISSCC'03関連特集))
- MPEG2対応動き検出LSI(ME2)(1) : アーキテクチャ概要
- DTV用LSI (特集"ディジタル放送を支える先端技術″)
- MPEG2ビデオデコーダLSIの復号回路
- MPEG2対応動き検出LSI(ME2)(3) : ハーフペル精度演算部の設計
- 3)動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作(画像応用研究会)
- ディジタルテレビ放送用MPEG-2エンコーダチップセット (特集 LSI)
- D-11-155 MPEG-2 422@HL エンコーダチップセットの開発 : 符号化LSI
- TRON仕様32ビットマイクロプロセッサG_/100 : (3)関係データベースを中心に統合されたマイクロプログラム開発ツール
- SA-1-4 高性能ビデオプロセッサにおける低消費電力設計手法
- 高性能ビデオプロセッサコアアーキテクチャの開発(2) : 行列演算エンジン
- 高性能ビデオプロセッサコアアーキテクチャの開発(1) : アーキテクチャ概要
- チップ内ビデオバスアーキテクチャの検討
- 高画質対応PCベースMPEG2エンコーダ用動き検出拡張ボードの開発
- 高画質対応MPEG2動き検出LSI(ME3)の開発(3) : デュアルアレイアーキテクチャー
- VLIWメディアプロセッサD30Vアーキテクチャ
- 2V 250MHzマルチメディアプロセッサデザイン
- 2V 250MHzマルチメディアプロセッサデザイン
- マルチメディアプロセッサ"D30V" (特集"LSI") -- (ASIC)
- MPEG2エンコーダLSI化技術と将来動向
- 高画質対応MPEG2動き検出LSI(ME3)の開発(4) : コンピュータシミュレーションによる各動作モードにおける画質評価
- メディアプロセッサD30Vの検証手法 (機能論理設計, アーキテクチャ設計支援と一般)
- VLIWメディアプロセッサコア内蔵1チップMPEG2復号LSIメモリ・アーキテクチャ
- 165GOPS MPEG2対応広範囲,全探索動き検出LSI (特集 システムLSI) -- (マイコン/ASIC)
- 半導体方式パルサ駆動の銅蒸気レーザ多段増幅装置の開発
- ベ-ルを脱いだマルチメディアプロセッサD30V (連続特集 97年を彩る最新マイクロプロセッサ(4))
- 低電力携帯電話用メディアプロセッサD10V (特集 CPUのトレンド)
- VLIW型メディアプロセッサ
- メディアプロセッサD30Vの検証手法 (機能論理設計, アーキテクチャ設計支援と一般)