メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
スポンサーリンク
概要
- 論文の詳細を見る
DVDレコーダシステム、PCオーサリングシステム、ディジタルTVシステム等のディジタルAVシステムに対応したMPEG2 422@MLビデオ、オーディオ、システムエンコードを行う1チップエンコ-ダーを開発した。本LSIは機能集積、高画質化を目的としてメディアプロセッサを内蔵し、専用信号処理回路との最適な機能分割を行っている。またコスト削減と高画質化を実現するため2種類の異なる動き検出コアを内蔵し、高精度かつ広範囲の動き検出機能を実現した。本LSIは0.25μmCMOSプロセスを使用し、11Mトランジスタを14.2x14.2mm^2のチップサイズに集積した。
- 社団法人電子情報通信学会の論文
- 1999-06-24
著者
-
浅野 研一
三菱電機株式会社情報技術総合研究所
-
川本 清文
三菱電機エンジニアリング(株)
-
大平 英雄
三菱電機株式会社情報技術総合研究所
-
瀬川 浩
三菱電機(株)システムlsi事業化推進センター
-
吉田 豊彦
三菱電機株式会社システムlsi事業化推進センター
-
石原 和哉
三菱電機(株)システムLSI事業化推進センター
-
大平 英雄
三菱電機(株)情報技術総合研究所
-
松村 哲哉
三菱電機(株)システムLSI事業化推進センター
-
佐藤 英徳
三菱電機(株) 情報技術総合研究所
-
浅野 研一
三菱電機(株) 情報技術総合研究所
-
服部 孝
三菱電機(株)中津川製作所
-
本間 洋
三菱電機 情報技総研
-
渡邉 哲也
三菱電機株式会社システムLSI事業化推進センタ
-
本間 洋
三菱電機(株) 情報技術総合研究所
-
熊木 哲
三菱電機(株)システムLSI事業化推進センター
-
島田 敏明
三菱電機(株)情報技術総合研究所
-
和田 哲男
三菱電機(株)情報技術総合研究所
-
渡邉 哲也
三菱電機(株)システムLSI事業化推進センター
-
佐藤 尚和
三菱電機(株)システムLSI事業化推進センター
-
松村 哲哉
三菱電機株式会社 システムlsi事業化推進センター
-
吉田 豊彦
三菱電機(株)
-
熊木 哲
三菱電機株式会社 システムlsi事業化推進センター
-
渡邊 哲哉
三菱電機株式会社 システムlsi事業化推進センター
-
大平 英雄
三菱電機株式会社通信システム研究所
-
服部 孝
三菱電機株式会社 情報技術総合研究所
-
服部 孝
三菱電機(株)
-
佐藤 尚和
三菱電機(株)lsi研究所lsi設計技術第三部
-
佐藤 英徳
三菱電機(株)情報技術総合研究所
-
石原 和哉
三菱電機株式会社 システムlsi事業化推進センター
-
瀬川 浩
三菱電機株式会社システムlsi事業化推進センター
-
石原 和哉
三菱電機
関連論文
- D-11-74 HDTV 高圧縮符号化前処理検証装置によるモード選択制御の検討
- C-12-6 マルチスタンダードHDTVビデオデコーダコアの開発(C-12.集積回路,一般セッション)
- 6-3 プログラマブル実時間MPEG2ビデオエンコーダチップセット
- MPEG2対応、5GOPS、マクロブロックレベル画素処理プロセッサ
- プログラマブル実時間MPEG2ビデオエンコーダのチップセット
- MPEG2実時間符号化対応プログラマブル画素処理プロセッサ[2] : RISCユニット
- MPEG2実時間符号化対応プログラマブル画素処理プロセッサ[1] : LSIアーキテクチャ
- 高画質対応MPEG2動き検出LSI (ME3)の開発(1) : アーキテクチャ概要
- MPEG-2準拠スケーラブル画像符号化LSIの開発
- 高速電力線通信信号のバイパス装置に関する検討
- A-3-15 組込みシステム用実行ファイルの効率的圧縮および実行方法の提案
- デジタル放送向け動画像符号化における低遅延化技術の開発と性能評価
- D-11-44 低遅延機能を搭載したMPEG-2 HDTVエンコーダの実現(D-11.画像工学C(画像通信・応用システム),一般講演)
- D-11-11 フィールド構造における動きベクトル選択の一検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-10 低遅延を考慮した画質改善方式の一検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-55 MPEG-2 HDTVエンコーダの低遅延化アーキテクチャの検討(D-11.画像工学C(画像通信・応用システム),一般講演)
- D-11-17 遅延を考慮した情報発生変動量制限下における符号化構造の検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-16 低遅延を考慮したシーンチェンジ制御方式の検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-45 MPEG-2コーデックにおける低遅延化の一考察(D-11. 画像工学A(画像基礎・符号化), 情報・システム2)
- D-11-26 低遅延機能を搭載したMPEG-2エンコーダFPGAの一検討(D-11. 画像工学A(画像基礎・符号化), 情報・システム2)
- D-11-21 量子化閾値処理アルゴリズムに関する一検討
- D-11-54 疑似2パスを用いたMPEG-2ビデオ符号化におけるVBR制御方式の検討
- 区域的固定ビットレート符号化における符号量制御とビデオストリームバッファの関係
- D-11-158 MPEG-2 422@HL エンコーダチップセットの開発 : 評価手法
- MPEG2 422P@ML準拠コーデックの開発
- ディジタル放送用SDTVコーデックの検討
- SNGコ-デック (特集"ディジタル放送を支える先端技術″)
- 8-8 マルチメディアストリームフォーマット変換方式の検討
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- MPEG2応用映像伝送システム (特集"マルチメディア社会を支える先端技術")
- 4)ディジタルSNGシステム用ビデオコーデック(無線・光伝送研究会)
- ディジタルSNGシステム用ビデオコーデック
- 2E-4 1チップMPEG-2デコーダLSI開発における検証
- MPEG-2 AVS1チップエンコーダにおけるシステム多重化手法
- MPEG-2 AVS1チップエンコーダにおけるシステム多重化手法
- MPEG-2 AVS 1チップエンコーダにおけるシステム多重化手法
- 高画質制御を考慮したMPEG-2 422@HLエンコーダチップセットの開発
- 高画質制御を考慮したMPEG-2 422@HLエンコーダチップセットの開発
- 高画質制御を考慮したMPEG-2 422@HLエンコーダチップセットの開発
- D-11-157 MPEG-2 422@HL エンコーダチップセットの開発 : 高画質化手法
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- VLIWマルチメディアプロセッサD10V (マルチメディア・通信用LSIおよびDSP)
- TRON仕様32ビットマイクロプロセッサG_/100 : (1)マイクロプログラムによる高機能命令の実現とその評価
- 1チップCPUプロセッサの設計検証(1)CPUプロセッサの機能モデルの開発
- TRON仕様32ビットマイクロプロセッサG_/100 : (2)関係データベースによるマイクロプログラムの管理とマイクロデコーダの設計
- 5)国際標準化対応ビデオコーデックを用いたテレビ会議システム(画像通信システム研究会)
- 国際標準化対応ビデオコーデックを用いたテレビ会議システム
- MPEG-2準拠HDTVコーデックの開発 (2) : デコーダの開発
- ループ内フレームメモリの容量削減に関する一検討
- MPEG2準拠画像符号化チップセットを用いた実時間符号化ボードの開発
- MPEG2動き検出LSI
- MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
- 高画質対応MPEG2動き検出LSI(ME3)の開発
- 高画質対応MPEG2動き検出LSI(ME3)の開発(2) : 演算アレイの構成
- MPEG-2ビデオ符号化のためのプリプロセッサアーキテクチャ
- 時間領域における線形な信号変化に適するMPEG-2符号化アルゴリズムに関する検討
- D-11-156 MPEG-2 422@HL エンコーダチップセットの開発 : 符号化前処理LSI
- 27-4 画像符号化前処理としてのグローバル動き検出の検討
- 動画像符号化における符号量制御に関する一検討
- 低処理遅延MPEG2コーデックの検討
- 2)動画像符号化における符号量制御に関する一検討(放送方式研究会)
- D-11-117 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : ビデオ部動作管理方式
- D-11-116 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : チップ評価手法
- D-11-115 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : 検証手法
- D-11-114 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : アーキテクチャ概要
- 動画像符号化におけるビット割当に関する一検討
- マルチメディア対応画像処理LSIの機能モデル構築の検討
- 23-4 MPEGデコーダのフレームメモリ圧縮に関する検討
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/sビデオ処理可能な低消費電力メディアプロセッサコア アーキテクチャ
- D-11-154 MPEG-2 422@HL エンコーダチップセットの開発 : チップセットアーキテクチャ
- 超高精細カラー動画像蓄積表示装置
- 1)超高精細カラー動画像蓄積表示装置(画像処理・コンピュータビジョン研究会)
- 20-12 超高精細動画像蓄積装置
- 超高精細カラー動画像蓄積表示装置 : 画像処理・コンピュータビジョン
- 1チップマルチプロセッサのデバッグシステム(VSLI一般(ISSCC'03関連特集))
- MPEG2対応動き検出LSI(ME2)(1) : アーキテクチャ概要
- DTV用LSI (特集"ディジタル放送を支える先端技術″)
- 3)動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作(画像応用研究会)
- A-5-22 電力線通信における直流配電線の伝送路特性評価(A-5.ワイドバンドシステム,一般セッション)
- D-11-155 MPEG-2 422@HL エンコーダチップセットの開発 : 符号化LSI
- TRON仕様32ビットマイクロプロセッサG_/100 : (3)関係データベースを中心に統合されたマイクロプログラム開発ツール
- 高画質対応PCベースMPEG2エンコーダ用動き検出拡張ボードの開発
- 高画質対応MPEG2動き検出LSI(ME3)の開発(3) : デュアルアレイアーキテクチャー
- VLIWメディアプロセッサD30Vアーキテクチャ
- MPEG-2準拠MP@HLコーデック : MH-1000の開発
- マルチメディアプロセッサ"D30V" (特集"LSI") -- (ASIC)
- MPEG2エンコーダLSI化技術と将来動向
- 高画質対応MPEG2動き検出LSI(ME3)の開発(4) : コンピュータシミュレーションによる各動作モードにおける画質評価
- AS-3-5 UHF帯RFIDにおけるセキュリティ対策(AS-3.将来ライフを拓くユビキタス技術(1)-RFID(ICカード・ICタグ)技術-,シンポジウム)
- メディアプロセッサD30Vの検証手法 (機能論理設計, アーキテクチャ設計支援と一般)
- 4.映像符号化の実現技術(映像高能率符号化技術)
- VLIWメディアプロセッサコア内蔵1チップMPEG2復号LSIメモリ・アーキテクチャ
- MPEG-2のハードウェア動向
- 画像符号化処理におけるビットレート変更時のバッファ制御に関する検討
- 低電力携帯電話用メディアプロセッサD10V (特集 CPUのトレンド)