高画質制御を考慮したMPEG-2 422@HLエンコーダチップセットの開発
スポンサーリンク
概要
- 論文の詳細を見る
SDTVからHDTVまでの符号化をスケーラブルに実現するMPEG-2 422@HLエンコーダチップセットを開発した。本チップセットは、前処理LSI、動き検出LSI、符号化LSIの3種類から構成され、対象とするエンコーダの要求仕様に応じて画質と解像度をスケーラブルに実現できる。このアーキテクチャの採用により、エンコーダの小型化が可能となった。ビデオ符号化においては画質劣化をできるだけ少なくすることが重要であり、本チップセットにおける高画質制御方式の検討をPicture-LayerとMB-Layerを対象に行った。
- 1999-10-29
著者
-
嶋田 敏明
三菱電機株式会社情報技術総合研究所
-
浅野 研一
三菱電機株式会社情報技術総合研究所
-
吉本 雅彦
三菱電機(株)システムLSI開発研究所
-
加瀬沢 正
三菱電機株式会社情報技術総合研究所
-
加瀬沢 正
三菱電機(株) 映像システム開発研究所
-
小原 英司
三菱電機株式会社情報技術総合研究所
-
浅野 研一
三菱電機(株) 情報技術総合研究所
-
松浦 慶典
三菱電機(株)システムLSI事業化推進センター
-
吉本 雅彦
三菱電機株式会社情報技術総合研究所
-
小原 英司
三菱電機(株)情報技術総合研究所
-
嶋田 敏明
三菱電機(株)情報技術総合研究所
-
小谷 亮
三菱電機(株)情報技術総合研究所
-
小原 英司
三菱電機株式会社 情報技術総合研究所
-
嶋田 敏明
三菱電機(株)
関連論文
- D-11-74 HDTV 高圧縮符号化前処理検証装置によるモード選択制御の検討
- 6-3 プログラマブル実時間MPEG2ビデオエンコーダチップセット
- MPEG2対応、5GOPS、マクロブロックレベル画素処理プロセッサ
- プログラマブル実時間MPEG2ビデオエンコーダのチップセット
- MPEG2実時間符号化対応プログラマブル画素処理プロセッサ[2] : RISCユニット
- MPEG2実時間符号化対応プログラマブル画素処理プロセッサ[1] : LSIアーキテクチャ
- セルベース設計方式 ASIC のテスト容易化手法と画像処理プロセッサ VLSI への応用
- 8-5 MPEG2ビデオデコーダLSIの機能記述に関する一検討
- MPEG2メインプロファイルメインレベルビデオデコーダLSI
- MPEG2ビデオデコーダLSIにおけるDRAMインタフェース