SIMD型画像認識プロセサLSIの開発【2】 : 前処理におけるアドレス生成方法とデータフロー
スポンサーリンク
概要
- 論文の詳細を見る
A SIMD Type DSP(IRE)for image recognition has been developed. It is based in the following fields of application: Computer vision,OCR and the rapidly developing multi-media market.Common techniques,used for image recognition are divided into three separate tasks: preprocessing, feature extraction and matching. For timing critical and computing-extensive preprocessing, such as convolution filters, a special processing methodology as well as a special loop instruction has been included with the IRE and will be introduced in this paper.
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
-
吉本 雅彦
三菱電機株式会社システムLSI開発研究所
-
ストライテンベルガー ロバート
三菱電機株式会社 システムLSI開発研究所
-
河合 浩行
三菱電機株式会社 LSI 研究所
-
吉本 雅彦
三菱電機株式会社情報技術総合研究所
-
吉本 雅彦
三菱電機株式会社lsi研究所
-
井上 喜嗣
三菱電機株式会社LSI事業化推進センター
-
河合 浩行
(株)ルネサステクノロジ システムコア技術統括部
-
井上 喜嗣
(株)ルネサステクノロジ システムコア技術統括部
-
ストライテンベルガー ロバート
三菱電機株式会社システムlsi開発研究所
関連論文
- 6-3 プログラマブル実時間MPEG2ビデオエンコーダチップセット
- MPEG2対応、5GOPS、マクロブロックレベル画素処理プロセッサ
- プログラマブル実時間MPEG2ビデオエンコーダのチップセット
- MPEG2実時間符号化対応プログラマブル画素処理プロセッサ[2] : RISCユニット
- MPEG2実時間符号化対応プログラマブル画素処理プロセッサ[1] : LSIアーキテクチャ
- セルベース設計方式 ASIC のテスト容易化手法と画像処理プロセッサ VLSI への応用
- MPEG2メインプロファイルメインレベルビデオデコーダLSI
- C-12-53 相変化不揮発性メモリセルの設計と特性評価
- MPEG2ビデオデコーダLSIにおけるDRAMインタフェース
- 区域的固定ビットレート符号化における符号量制御とビデオストリームバッファの関係
- D-11-158 MPEG-2 422@HL エンコーダチップセットの開発 : 評価手法
- プロセスばらつきを考慮したNoCアーキテクチャの検討
- 高画質制御を考慮したMPEG-2 422@HLエンコーダチップセットの開発
- 高画質制御を考慮したMPEG-2 422@HLエンコーダチップセットの開発
- 高画質制御を考慮したMPEG-2 422@HLエンコーダチップセットの開発
- D-11-157 MPEG-2 422@HL エンコーダチップセットの開発 : 高画質化手法
- 3次元グラフィックス向け浮動小数点累乗演算器の開発
- 3次元グラフィックス向け浮動小数点累乗演算器の開発
- 3次元グラフィックス向け浮動小数点累乗演算器の開発
- AI-1-8 ディペンダブルメモリへの挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- C-12-29 ゲノム情報解析のための高速ホモロジー検索回路
- MPEG2/LSI の技術動向と展望
- CCIR601対応のハーフペル精度動きベクトル検出LSI
- BSデジタル衛星放送用復調LSIのアルゴリズム検討
- CAS2000-11 / VLD2000-20 / DSP2000-32 BSデジタル衛星放送用復調LSIのアルゴリズム検討
- CAS2000-11 / VLD2000-20 / DSP2000-32 BSデジタル衛星放送用復調LSIのアルゴリズム検討
- ネットワーク型マイクロホンアレイ間のデータ集約による音声信号ビームフォーミング(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- 動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作 : 画像応用
- MPEG2準拠画像符号化チップセットを用いた実時間符号化ボードの開発
- MPEG2動き検出LSI
- MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
- MPEG-2ビデオ符号化のためのプリプロセッサアーキテクチャ
- 時間領域における線形な信号変化に適するMPEG-2符号化アルゴリズムに関する検討
- D-11-156 MPEG-2 422@HL エンコーダチップセットの開発 : 符号化前処理LSI
- システムレベル故障注入技術を用いたディペンダブルプロセッサアーキテクチャの評価・検証(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- 非実機環境上での故障注入技術による車載システムレベル信頼性評価技術(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- システムレベル故障注入技術を用いたディペンダブルプロセッサアーキテクチャの評価・検証(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- 非実機環境上での故障注入技術による車載システムレベル信頼性評価(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- MPEG2対応動き検出LSI(ME2)(2) : 整数精度演算部の設計
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/sビデオ処理可能な低消費電力メディアプロセッサコア アーキテクチャ
- パネルディスカッション 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- D-11-154 MPEG-2 422@HL エンコーダチップセットの開発 : チップセットアーキテクチャ
- 浮動小数点累乗演算器の高速化
- MPEG2対応動き検出LSI(ME2)(1) : アーキテクチャ概要
- 三菱が開発したMPEG2画像圧縮チップセット--ME-LSI,P-LSI,C-LSI (ここまできた!MPEG2エンコ-ダLSI--DVD,PCへの応用が期待されるキ-デバイス)
- MPEG2ビデオデコーダLSIの復号回路
- MPEG2対応動き検出LSI(ME2)(3) : ハーフペル精度演算部の設計
- SIMD型画像認識プロセサLSIの開発【2】 : 前処理におけるアドレス生成方法とデータフロー
- SIMD型画像認識プロセサLSIの開発【1】 : アーキテクチャ概要
- SIMD型画像認識プロセサLSIにおける条件処理方法の検討
- 3)動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作(画像応用研究会)
- 携帯電話用3DグラフィックスLSIコア(Z3D)のアーキテクチャ(コンピュータグラフィックス)
- D-11-123 携帯用 3D-LSI コア Z3D (2) : ジオメトリエンジン
- D-11-122 携帯用 3D-LSI コア Z3D (1) : ハードウェアアーキテクチャー
- ジオメトリエンジン(IMPAC-GE)のアーキテクチャ
- D-11-125 携帯用 3D-LSI コア Z3D (4) : 性能評価
- D-11-124 携帯用 3D-LSI コア Z3D (3) : レンダリングエンジン
- 4.画像圧縮用LSI(画像処理LSIの現状)
- しきい値ばらつき耐性を有する0.45V動作9T/18TデュアルポートSRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 専用標準LSI (VLSI)
- 故障注入技術を用いたディペンダブルSRAMを搭載するプロセッサの信頼性評価・検証(ハードウェア,ネットワーク,クラウド及び一般)
- マイクアレイネットワークを用いた宅内サービス実現可能性の検討(応用ネットワーク,ネットワーク,クラウド及び一般)
- C-12-4 ディペンダブルSRAMのためのオンライン故障診断技術の開発(C-12.集積回路,一般セッション)
- C-12-3 温度変化を考慮したSRAMのBER導出手法の検討(C-12.集積回路,一般セッション)
- C-12-1 0.6V動作可能なハーフセレクト耐性を向上させる差動書込み技術を用いた40-nm 8T SRAM(C-12.集積回路,一般セッション)
- 6万語彙実時間連続音声認識のための40nm,144mW音声認識専用プロセッサの開発(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- マルチビットアップセット耐性及びシングルビットアップセット耐性を備えた8T SRAMセルレイアウト(学生・若手技術者育成のための研究会)
- 6万語彙実時間連続音声認識のための40nm,144mW音声認識専用プロセッサの開発(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-μm FD-SOI 7T/14T SRAM(学生・若手技術者育成のための研究会)
- 低電力20相出力発振回路(学生・若手技術者育成のための研究会)
- 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ(プロセッサ・アーキテクチャ,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 実時間ロボット制御のための75変数MIQP問題ソルバープロセッサ(応用,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ
- チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-μm FD-SOI 7T/14T SRAM
- マイクアレイネットワークを用いたホームネットワークサービス向けハンズフリー音声インタフェース
- SRAMセルを用いたLow書込みによるチップID生成手法(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 低エネルギ比較機能を有するDMR応用7T SRAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- ノーマリーオフコンピューティング:4. ヘルスケア応用生体情報計測センサにおけるノーマリーオフコンピューティング
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- ウェアラブル生体情報計測システムのための瞬時心拍検出アルゴリズム(ポスターセッション)
- 強誘電体キャパシタを用いた6T4CシャドウSRAMの高性能化技術
- 2.4倍速実時間6万語彙連続音声認識プロセッサの開発
- 2.5 耐ソフトエラーSRAMレイアウト(第2章:放射線によるソフトエラー,ディペンダブルVLSIシステム)
- 5.5 再構成可能なディペンダブルキャッシュアーキテクチャ(第5章:素子特性経時劣化,ディペンダブルVLSIシステム)