低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ

スポンサーリンク

概要

• 論文の詳細を見る
• 2012-10-12

著者

• 吉本 雅彦

  三菱電機株式会社システムLSI開発研究所

• 奥村 俊介

  神戸大学

• 吉本 雅彦

  神戸大学システム情報学研究科|独立行政法人科学技術振興機構 Crest

• 奥村 俊介

  神戸大学システム情報学研究科

• 中田 洋平

  神戸大学大学院システム情報学研究科

• 川口 博子

  神戸大学大学院システム情報学研究科

• 吉本 雅彦

  金沢大学工学部

• 吉本 雅彦

  神戸大学システム情報学研究科:独立行政法人科学技術振興機構 Crest

• 奥村 俊介

  神戸大学大学院システム情報学研究科

• 川口 博

  神戸大学大学院

• 鄭 晋旭

  神戸大学大学院システム情報学研究科

• 吉本 雅彦

  独立行政法人科学技術振興機構

• 吉本 雅彦

  神戸大学大学院システム情報学研究科:独立行政法人科学技術振興機構,CREST

関連論文

• 時刻同期型MACプロトコルを用いる58-μWワンチップセンサノードプロセッサ(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 低消費電力センサノードVLSIのための時刻同期型MACプロトコルの研究(センサネットワーク,アドホックネットワーク)
• 6-3 プログラマブル実時間MPEG2ビデオエンコーダチップセット
• プログラマブル実時間MPEG2ビデオエンコーダのチップセット
• セルベース設計方式 ASIC のテスト容易化手法と画像処理プロセッサ VLSI への応用
• MPEG2メインプロファイルメインレベルビデオデコーダLSI
• 高信頼性モードと高速アクセスモードを有するディペンダブルSRAM(高信頼システム,システム設計及び一般)
• 高信頼性モードと高速アクセスモードを有するディペンダブルSRAM(システム設計及び一般)
• DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ビット線電力を74%削減する動画像処理応用10T非プリチャージ2-portSRAMの設計(アナログ・デジアナ・センサ,通信用LSI)
• ビット線の電力を削減する実時間動画像処理応用2-port SRAM(新メモリ技術とシステムLSI)
• A-3-11 ビット線電力を8割削減する動画像処理応用10T非プリチャージ2-port SRAM(A-3.VLSI設計技術,一般講演)
• C-12-42 ビット線充放電電力を53%削減する動画像処理応用2-port SRAM(C-12.集積回路D(メモリ),一般講演)
• しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• B-20-10 ワイヤレスセンサネットワークのためのデータ集約を考慮した部分起動メモリの電力削減効果に関する研究(B-20.ユビキタス・センサネットワーク,一般セッション)
• ワイヤレスセンサーネットワーク応用キャリアセンス機能を持つ433MHz帯、356-uW電圧増幅器(アナログ・デジアナ・センサ,通信用LSI)
• 長波帯標準電波を用いた低電力センサノードのための垂直統合設計(アナログ・デジアナ・センサ,通信用LSI)
• A-21-26 ワイヤレスセンサネットワークのためのタイマ制御によるカウンタベースブロードキャスティング方式の改良(A-21.センサネットワーク,一般講演)
• センサネットワークのための長波帯標準電波時刻同期を用いた周期起動型MACの提案(ユビキタス時代のNWシステム・サービス,シームレス通信サービス,一般)
• C-12-53 相変化不揮発性メモリセルの設計と特性評価
• MPEG2ビデオデコーダLSIにおけるDRAMインタフェース
• 動的再構成可能なH.264/MPEG-2/MPEG-4対応HDTVコーデック可変長符復号プロセッサコア(デバイスアーキテクチャ,リコンフィギャラブルシステム論文)
• カラム線制御回路を用いた0.56V動作128-kb 10T小面積SRAM(メモリ技術)
• 7T/14TディペンダブルSRAMおよびハーフセレクト回避セル配置構造(メモリ技術)
• C-12-4 7T/14TディペンダブルSRAMおよびそのセル配置構造(C-12.集積回路,一般セッション)
• チップ間ばらつき補正機能を有する基板バイアス制御を用いた0.42V動作486-kb FD-SOI SRAM(学生・若手研究会)
• 区域的固定ビットレート符号化における符号量制御とビデオストリームバッファの関係
• D-11-158 MPEG-2 422@HL エンコーダチップセットの開発 : 評価手法
• プロセスばらつきを考慮したNoCアーキテクチャの検討
• D-11-157 MPEG-2 422@HL エンコーダチップセットの開発 : 高画質化手法
• ブロック一括コピー機能を有する7T SRAM(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• ブロック一括コピー機能を有する7T SRAM(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• ブロック一括コピー機能を有する7T SRAM(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• AI-1-8 ディペンダブルメモリへの挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
• C-12-29 ゲノム情報解析のための高速ホモロジー検索回路
• MPEG2/LSI の技術動向と展望
• CCIR601対応のハーフペル精度動きベクトル検出LSI
• ネットワーク型マイクロホンアレイ間のデータ集約による音声信号ビームフォーミング(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• 動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作 : 画像応用
• MPEG2準拠画像符号化チップセットを用いた実時間符号化ボードの開発
• MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
• MPEG-2ビデオ符号化のためのプリプロセッサアーキテクチャ
• 時間領域における線形な信号変化に適するMPEG-2符号化アルゴリズムに関する検討
• D-11-156 MPEG-2 422@HL エンコーダチップセットの開発 : 符号化前処理LSI
• システムレベル故障注入技術を用いたディペンダブルプロセッサアーキテクチャの評価・検証(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
• 非実機環境上での故障注入技術による車載システムレベル信頼性評価技術(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
• システムレベル故障注入技術を用いたディペンダブルプロセッサアーキテクチャの評価・検証(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
• 非実機環境上での故障注入技術による車載システムレベル信頼性評価(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
• MPEG2対応動き検出LSI(ME2)(2) : 整数精度演算部の設計
• ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
• ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
• ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
• ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
• ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
• ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/sビデオ処理可能な低消費電力メディアプロセッサコア アーキテクチャ
• D-11-154 MPEG-2 422@HL エンコーダチップセットの開発 : チップセットアーキテクチャ
• MPEG2ビデオデコーダLSIの復号回路
• MPEG2対応動き検出LSI(ME2)(3) : ハーフペル精度演算部の設計
• SIMD型画像認識プロセサLSIの開発【2】 : 前処理におけるアドレス生成方法とデータフロー
• SIMD型画像認識プロセサLSIの開発【1】 : アーキテクチャ概要
• SIMD型画像認識プロセサLSIにおける条件処理方法の検討
• 3)動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作(画像応用研究会)
• 4.画像圧縮用LSI(画像処理LSIの現状)
• しきい値ばらつき耐性を有する0.45V動作9T/18TデュアルポートSRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 故障注入技術を用いたディペンダブルSRAMを搭載するプロセッサの信頼性評価・検証(ハードウェア,ネットワーク,クラウド及び一般)
• マイクアレイネットワークを用いた宅内サービス実現可能性の検討(応用ネットワーク,ネットワーク,クラウド及び一般)
• 依頼講演 低電カディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM (集積回路)
• SRAMセルを用いたLow書込みによるチップID生成手法 (集積回路)
• 依頼講演 低エネルギ比較機能を有するDMR応用7T SRAM (集積回路)
• プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造 (シリコン材料・デバイス)
• C-12-4 ディペンダブルSRAMのためのオンライン故障診断技術の開発(C-12.集積回路,一般セッション)
• C-12-3 温度変化を考慮したSRAMのBER導出手法の検討(C-12.集積回路,一般セッション)
• C-12-1 0.6V動作可能なハーフセレクト耐性を向上させる差動書込み技術を用いた40-nm 8T SRAM(C-12.集積回路,一般セッション)
• プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造 (集積回路)
• 6万語彙実時間連続音声認識のための40nm,144mW音声認識専用プロセッサの開発(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
• マルチビットアップセット耐性及びシングルビットアップセット耐性を備えた8T SRAMセルレイアウト(学生・若手技術者育成のための研究会)
• 6万語彙実時間連続音声認識のための40nm,144mW音声認識専用プロセッサの開発(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
• チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-μm FD-SOI 7T/14T SRAM(学生・若手技術者育成のための研究会)
• 低電力20相出力発振回路(学生・若手技術者育成のための研究会)
• 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ(プロセッサ・アーキテクチャ,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
• 実時間ロボット制御のための75変数MIQP問題ソルバープロセッサ(応用,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
• 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ
• チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-μm FD-SOI 7T/14T SRAM
• マイクアレイネットワークを用いたホームネットワークサービス向けハンズフリー音声インタフェース
• SRAMセルを用いたLow書込みによるチップID生成手法(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 低エネルギ比較機能を有するDMR応用7T SRAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• ノーマリーオフコンピューティング:4. ヘルスケア応用生体情報計測センサにおけるノーマリーオフコンピューティング
• 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• ウェアラブル生体情報計測システムのための瞬時心拍検出アルゴリズム(ポスターセッション)
• 強誘電体キャパシタを用いた6T4CシャドウSRAMの高性能化技術
• 2.4倍速実時間6万語彙連続音声認識プロセッサの開発
• 2.5 耐ソフトエラーSRAMレイアウト(第2章:放射線によるソフトエラー,ディペンダブルVLSIシステム)
• 5.5 再構成可能なディペンダブルキャッシュアーキテクチャ(第5章:素子特性経時劣化,ディペンダブルVLSIシステム)
• 低エネルギ比較機能を有するDMR応用7T SRAM
• SRAMセルを用いたLOW書込みによるチップID生成手法

もっと見る 閉じる

スポンサーリンク