奥村 俊介 | 神戸大学大学院システム情報学研究科
スポンサーリンク
概要
関連著者
-
奥村 俊介
神戸大学大学院システム情報学研究科
-
川口 博
神戸大学大学院
-
吉本 雅彦
神戸大学大学院
-
奥村 俊介
神戸大学
-
奥村 俊介
神戸大学システム情報学研究科
-
吉本 雅彦
神戸大学システム情報学研究科|独立行政法人科学技術振興機構 Crest
-
川口 博子
神戸大学大学院システム情報学研究科
-
吉本 雅彦
神戸大学システム情報学研究科:独立行政法人科学技術振興機構 Crest
-
吉本 雅彦
三菱電機株式会社システムLSI開発研究所
-
吉本 雅彦
金沢大学工学部
-
中田 洋平
神戸大学大学院システム情報学研究科
-
吉本 秀輔
神戸大学大学院
-
川口 博
神戸大学大学院工学研究科
-
奥村 俊介
神戸大学大学院工学研究科
-
鄭 晋旭
神戸大学大学院システム情報学研究科
-
吉本 雅彦
神戸大学大学院システム情報学研究科:独立行政法人科学技術振興機構,CREST
-
川口 博
神戸大学大学院システム情報学研究科
-
寺田 正治
神戸大学大学院
-
鈴木 利一
株式会社半導体理工学研究センター
-
宮野 信治
株式会社半導体理工学研究センター
-
吉本 雅彦
神戸大学大学院システム情報学研究科:独立行政法人科学技術振興機構 Crest
-
吉本 雅彦
神戸大学大学院システム情報学研究科
-
中田 洋平
神戸大学システム情報学研究科
-
川口 博
神戸大学システム情報学研究科
-
野口 紘希
神戸大学大学院工学研究科
-
野口 紘希
神戸大学大学院システム情報学研究科
-
梅木 洋平
神戸大学大学院
-
森脇 真一
株式会社半導体理工学研究センター
-
川澄 篤
株式会社半導体理工学研究センター
-
藤原 英弘
神戸大学大学院自然科学研究科
-
野口 紘希
神戸大学大学院自然科学研究科
-
吉本 雅彦
神戸大学大学院自然科学研究科
-
井口 友輔
神戸大学大学院工学研究科
-
宮野 信治
(株)東芝セミコンダクター社
-
藤原 英弘
神戸大学大学院工学研究科
-
鈴木 利一
(株)半導体理工学研究センター極低電力研究開発部
-
吉本 雅彦
神戸大学大学院工学研究科
-
吉本 秀輔
神戸大学大学院工学研究科
-
川澄 篤
株式会社東芝
-
吉本 秀輔
神戸大学システム情報学研究科
-
森脇 真一
(株)半導体理工学研究センター極低電力研究開発部
-
川澄 篤
(株)半導体理工学研究センター極低電力研究開発部
-
山口 幸介
神戸大学大学院工学研究科
-
吉本 雅彦
独立行政法人科学技術振興機構
-
梅木 洋平
神戸大学
-
永田 真
神戸大学大学院システム情報学研究科
-
吉本 秀輔
神戸大学工学部
-
新居 浩二
ルネサステクノロジー
-
新居 浩二
ルネサスエレクトロニクス株式会社
-
新居 浩二
ルネサステクノロジ
-
高木 智也
神戸大学大学院システム情報学研究科
-
久賀田 耕史
神戸大学大学院システム情報学研究科
-
勝 康夫
株式会社日立製作所中央研究所
-
山口 幸介
神戸大学システム情報学研究科
-
伊藤 康宏
日立製作所中央研究所
-
勝 康夫
日立製作所中央研究所
-
於保 茂
日立製作所中央研究所
-
利川 托
神戸大学大学院システム情報学研究科
-
澤田 卓也
神戸大学大学院システム情報学研究科
-
勝 康夫
(株)日立製作所中央研究所
-
新居 浩二
ルネサスエレクトロニクス
-
新井 浩二
ルネサスエレクトロニクス株式会社
-
柳田 晃司
神戸大学大学院システム情報学研究科
-
中野 博文
ルネサスエレクトロニクス
-
河合 浩行
ルネサスエレクトロニクス
-
竹内 勇介
神戸大学大学院システム情報学研究科
-
藤原 英弘
ルネサスエレクトロニクス
-
伊藤 康宏
日立製作所 中央研究所
-
於保 茂
日立製作所 中央研究所
-
吉本 雅彦
独立行政法人科学技術振興機構,CREST
-
久賀田 耕史
神戸大学
-
藪内 誠
ルネサスエレクトロニクス
-
木美 雄太
神戸大学大学院システム情報学研究科
著作論文
- カラム線制御回路を用いた0.56V動作128-kb 10T小面積SRAM(メモリ技術)
- 7T/14TディペンダブルSRAMおよびハーフセレクト回避セル配置構造(メモリ技術)
- C-12-4 7T/14TディペンダブルSRAMおよびそのセル配置構造(C-12.集積回路,一般セッション)
- しきい値ばらつき耐性を有する0.45V動作9T/18TデュアルポートSRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 故障注入技術を用いたディペンダブルSRAMを搭載するプロセッサの信頼性評価・検証(ハードウェア,ネットワーク,クラウド及び一般)
- チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-μm FD-SOI 7T/14T SRAM(学生・若手技術者育成のための研究会)
- 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ(プロセッサ・アーキテクチャ,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ
- チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-μm FD-SOI 7T/14T SRAM
- 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動作環境の動的変動を考慮した動作マージン拡大機能を有する自律制御キャッシュ(ポスターセッション,学生・若手研究会)
- 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM
- 読出しビット線リミット機構を備えた40-nm256-Kbサブ10pJ/access動作8TSRAM
- 読出しビット線リミット機構を備えた40-nm256-Kbサブ10pJ/access動作8TSRAM
- プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造
- プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造