新居 浩二 | ルネサステクノロジー
スポンサーリンク
概要
関連著者
-
新居 浩二
ルネサステクノロジー
-
新居 浩二
ルネサステクノロジ
-
新居 浩二
ルネサスエレクトロニクス株式会社
-
塚本 康正
ルネサスエレクトロニクス株式会社
-
新居 浩二
株式会社ルネサステクノロジ
-
塚本 康正
株式会社ルネサステクノロジ
-
薮内 誠
株式会社ルネサステクノロジ
-
牧野 博之
(株)ルネサステクノロジ製品技術本部設計技術統括部
-
牧野 博之
ルネサステクノロジ
-
今岡 進
株式会社ルネサスデザイン
著作論文
- ディープサブミクロン世代におけるSRAMのロバスト設計(プロセス・デバイス・回路シミュレーション及び一般)
- DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ビット線電力を74%削減する動画像処理応用10T非プリチャージ2-portSRAMの設計(アナログ・デジアナ・センサ,通信用LSI)
- ビット線の電力を削減する実時間動画像処理応用2-port SRAM(新メモリ技術とシステムLSI)
- A-3-11 ビット線電力を8割削減する動画像処理応用10T非プリチャージ2-port SRAM(A-3.VLSI設計技術,一般講演)
- C-12-42 ビット線充放電電力を53%削減する動画像処理応用2-port SRAM(C-12.集積回路D(メモリ),一般講演)
- しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- AS-2-2 動的電圧制御環境下における0.3-V動作64-kb SRAM(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術