同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
45nm世代のシステムLSIをターゲットとしたシングルビット線の8T型メモリセルを用いた新規2ポートSRAMを提案する。シングルビット線の8T型メモリセルを2ポートSRAMに適用した場合に課題となるメモリアレイ内の同一ロウでの同時Read/Writeアクセス時の速度低下と誤読出しについて説明した後、その解決策であるローカルアンプ共有型の階層読出しビット線技術、読出し終了検知レプリカ回路、ローカルビット線ダミー容量を提案し、45nm LSTP CMOSプロセスでの試作結果について報告する。
- 社団法人電子情報通信学会の論文
- 2007-08-16
著者
-
新居 浩二
株式会社ルネサステクノロジ
-
石倉 聡
松下電器産業
-
新居 浩二
ルネサステクノロジー
-
大芦 敏行
(株)ルネサステクノロジ製品技術本部設計技術統括部
-
車田 総希
松下電器産業(株)半導体社システムLSI事業本部
-
寺野 登志夫
松下電器産業(株)半導体社システムLSI事業本部
-
山上 由展
松下電器産業(株)半導体社システムLSI事業本部
-
粉谷 直樹
松下電器産業(株)半導体社システムLSI事業本部
-
里見 勝治
松下電器産業(株)半導体社システムLSI事業本部
-
新居 浩二
(株)ルネサステクノロジ製品技術本部設計技術統括部
-
薮内 誠
(株)ルネサステクノロジ製品技術本部設計技術統括部
-
塚本 康正
(株)ルネサステクノロジ製品技術本部設計技術統括部
-
大林 茂樹
(株)ルネサステクノロジ製品技術本部設計技術統括部
-
牧野 博之
(株)ルネサステクノロジ製品技術本部設計技術統括部
-
篠原 尋史
(株)ルネサステクノロジ製品技術本部設計技術統括部
-
赤松 寛範
松下電器産業(株)半導体社システムLSI事業本部
-
薮内 誠
株式会社ルネサステクノロジ
-
塚本 康正
株式会社ルネサステクノロジ
-
大林 茂樹
株式会社ルネサステクノロジ
-
篠原 尋史
株式会社ルネサステクノロジ
-
牧野 博之
ルネサステクノロジ
-
山上 由展
松下電器産業
-
赤松 寛範
松下電器産業(株)半導体先行開発センター
-
赤松 寛範
松下電器産業
-
里見 勝治
松下電器産業
-
新居 浩二
ルネサスエレクトロニクス株式会社
-
塚本 康正
ルネサスエレクトロニクス株式会社
-
篠原 尋史
ルネサスエレクトロニクス株式会社
-
薮内 誠
ルネサスエレクトロニクス株式会社
-
新居 浩二
ルネサステクノロジ
-
寺野 登志夫
松下電器産業
-
粉谷 直樹
松下電器産業(株)半導体社システムlsi事業本部基盤技術開発センター
-
車田 総希
松下電器産業(株)半導体社システムlsi事業本部基盤技術開発センター
-
寺野登 志夫
松下電器産業
-
篠原 尋史
(株)半導体理工学研究センター
-
薮内 誠
ルネサスエレクトロニクス:金沢大学
関連論文
- ディープサブミクロン世代におけるSRAMのロバスト設計(プロセス・デバイス・回路シミュレーション及び一般)
- DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ビット線電力を74%削減する動画像処理応用10T非プリチャージ2-portSRAMの設計(アナログ・デジアナ・センサ,通信用LSI)
- ビット線の電力を削減する実時間動画像処理応用2-port SRAM(新メモリ技術とシステムLSI)
- A-3-11 ビット線電力を8割削減する動画像処理応用10T非プリチャージ2-port SRAM(A-3.VLSI設計技術,一般講演)
- C-12-42 ビット線充放電電力を53%削減する動画像処理応用2-port SRAM(C-12.集積回路D(メモリ),一般講演)
- しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- AS-2-2 動的電圧制御環境下における0.3-V動作64-kb SRAM(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- カラム線制御回路を用いた0.56V動作128-kb 10T小面積SRAM(メモリ技術)
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- プロセスばらつきや温度耐性を向上した45nm SoC向け混載SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- 局所的な閾値電圧ばらつきに対するSRAM安定動作解析手法(新メモリ技術とシステムLSI)
- 高集積・低電力を実現した90nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI一般 : ISSCC2004特集)
- 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- タイミング自己調整回路を用いた低消費電カデュアルポートSRAMの開発(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較
- 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- リード/ライト同時ディスターブ・アクセスに対して安定なSRAMセル設計手法(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- タイミング自己調整回路を用いた低消費電力デュアルポートSRAMの開発
- 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 低電圧動作ゲートアレイ向けSRAMメモリセルの高速化検討
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- SOCを低電力化する回路技術とデバイスモデルの課題
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- C-12-35 可逆計算による状態変化と断熱SRAMとの同等性(C-12.集積回路,一般セッション)
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高速インターフェイス用低消費電力同相電位発生回路の提案
- 低電圧動作高速シリアルインタフェース用ドライバ回路
- 0.5V単一電源動作を実現するための回路技術
- 0.5V単一電源動作を実現するための回路技術
- 0.5V単一電源動作を実現するための回路技術
- ED積を用いたGate-Over-diving CMOS Architectureの評価
- ローカルデータバスに適した電荷再利用型バスアーキテクチャーの提案
- 動画記憶用大容量メモリに搭載したセルフリフレッシュ回路
- 超低消費電力で大容量転送レートを実現するULSIのための電荷再利用型バスアーキテクチャーの提案
- 動画記憶に適した100MHzシリアル入出力ポートを有する256Mb DRAM
- 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- C-12-2 分散の係数からみたSRAMの書込みマージンの定義に関する検討(メモリ技術,C-12.集積回路,一般セッション)
- プロセスばらつきや温度耐性を向上した45nm SoC向け混載SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- リード/ライト同時ディスターブ・アクセスに対して安定なSRAMセル設計手法(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- C-12-48 線形位相比較器をもつCDR-PLLのプルインレンジとチャージポンプ電流ばらつきに関する一考察(C-12.集積回路,一般セッション)
- C-12-49 電圧制御型発振器(VCO)の高調波ノイズに対する応答の研究(C-12.集積回路,一般セッション)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 45nm CMOSにおけるばらつき低減を目的とした基板バイアス制御技術の提案(学生・若手研究会)
- C-12-7 指数ゴロム符号の復号回路(C-12.集積回路,一般セッション)
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 制限反応スパッタ法によるZrO_2薄膜の界面構造とゲート絶縁膜特性(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- BiCMOSワイヤドOR論理
- C-12-16 デューティ比制御によるキャパシタ断熱充電技術(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- 基板バイアス自動制御MT-CMOS回路技術を用いたLSIの低消費電力化
- CDR-PLLにおける周波数引き込みシミュレーションの解析(ポスター講演,学生・若手研究会)
- LC-VCOとリング型VCOのノイズ感度の比較および解析(ポスター講演,学生・若手研究会)
- C-12-50 任意タンクキャパシタ回路の断熱充電ステップ電圧の安定性(センサ、電源回路、デジタル,C-12.集積回路,一般セッション)
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動的基板制御による非対称SRAM
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM
- 動的基板制御による非対称SRAM
- C-12-2 オンチップ電源ノイズ離散化手法とRF直接電力注入によるSRAMのイミュニティ評価への応用(C-12.集積回路,一般セッション)
- C-12-45 デューティ比制御を用いた断熱充電による高効率蓄電回路の考察(C-12.集積回路,一般セッション)
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 伝達関数の計算によるADPLLの低位相雑音設計
- デューティ比制御によるキャパシタの高効率断熱充電 (低電圧・低消費電力回路)
- メタステープルを考慮したTDC回路の最適化およびADPLLの設計(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- 位相同期回路間における干渉ノイズのシミュレーション解析(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- 8T DP-SRAMのWrite-/Read-Disturb問題とその対策回路(招待講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- SRAMとオンチップメモリBISTを用いたチップ固有ID生成回路(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- C-12-29 断熱充電回路を用いた高効率エネルギー蓄電技術の開発(電源回路,C-12. 集積回路,一般セッション)
- 閉ループ制御を用いたISF感度解析の新しい手法の提案
- SRAMのランダムアドレスエラーを用いたPUFの安定化向上手法
- 位相比較器の非線形性を考慮したCDR-PLL回路のプルイン動作解析
- スマート社会におけるメモリソリューションの今後の展望 : 新不揮発メモリはSRAM/DRAM/フラッシュを置き換える?(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)