ローカルデータバスに適した電荷再利用型バスアーキテクチャーの提案

概要

論文の詳細を見る
チップ全体の消費電力の半分以上を占める様になってきたデータバスの消費電力を低減する目的で種々の技術が提案されている。例えば、データバスの振幅をダウンコンバーター等の抵抗分割によって0.6Vに制限する方法である。しかし、抵抗分割による振幅制限は、抵抗部によるジュール熱や、DC貫通電流による電力損失を伴う問題がある。一方、上記問題点を解決するために著者らが提案した電荷再利用バス方式は、電源-接地間に並列バスを4対以上積み重ね、その間で上から下のバスへ、1クロック毎に電荷を転送し、再利用するもので、上記電力損失なしに小振幅を実現する方法である。しかし、実際のVLSI、例えばメモリーへの適用を考えた場合、通常データバスは階層構造を持っており、2対が並行レイアウトされたローカルバスと4対以上が並行レイアウトされたグローバルデータバスに分類される。本論文は、レイアウト上、積み重ねるバス数が2対しかないローカルバスにおいても、小振幅で電荷再利用可能なデータバスアーキテクチャーを提案する。
社団法人電子情報通信学会の論文
1994-09-26