CDR-PLLにおける周波数引き込みシミュレーションの解析(ポスター講演,学生・若手研究会)
スポンサーリンク
概要
- 論文の詳細を見る
クロックリカバリPLL回路(CDR-PLL)などで重要となるプルインレンジ同定について,非線形動作モデルを用い,チャージポンプ電流のミスマッチとプルインレンジの関係を導いた。さらに計算式と,MATLABを用いた数値解析シミュレーションによるプルインレンジの比較を行った。
- 2010-12-09
著者
-
松田 吉雄
金沢大学理工学域電子情報学類
-
松田 吉雄
金沢大学大学院自然科学研究科
-
牧野 博之
(株)ルネサステクノロジ製品技術本部設計技術統括部
-
牧野 博之
大阪工業大学情報科学部コンピュータ科学科
-
岩出 秀平
大阪工業大学情報科学部コンピュータ科学科
-
岩出 秀平
大阪工業大学
-
松田 吉雄
三菱電機株式会社 システムlsi事業化推進センター
-
吉村 勉
大阪工業大学
-
牧野 博之
大阪工業大学
-
吉村 勉
大阪工業大学工学部電気電子システム工学科
-
志水 泰之
大阪工業大学大学院工学研究科
-
牧野 博之
大阪工業大学大学院情報科学研究科
-
志水 泰之
大阪工業大学
-
松田 吉雄
金沢大学大学院 自然科学研究科
関連論文
- H.264/AVC画面内予測符号化器の高速アルゴリズムとアーキテクチャ(計算機システム)
- 大域的輝度変化に対応したハードウェア実装が容易な高速オプティカルフロー演算 (画像符号化・映像メディア処理レター特集)
- 大域的輝度変化に対応したハードウェア実装が容易な高速オプティカルフロー演算(画像認識,コンピュータビジョン)
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- H.264/AVC画面内予測符号化器の高速アルゴリズムとアーキテクチャ
- C-10-19 低インピーダンス整合技術を用いた高効率電力増幅器
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路