800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
スポンサーリンク
概要
- 論文の詳細を見る
高速メモリ用DLL回路および90°位相シフタを0.35umCMOSプロセスで開発した。本DLL回路では, チップの温度変化によるロック外れを防ぐために, ロック外れ検出・リカバー回路を新たに考案した。また, 90°位相シフタはEXOR論理による遅延制御回路で構成されている。測定の結果, 800Mbps動作時で位相オフセット120ps以下, ジッタ100psを実現している。また消費電力は2.5V電源電圧, 800Mbps動作時で35mWとなる。
- 社団法人電子情報通信学会の論文
- 1998-06-19
著者
-
中瀬 泰伸
三菱電機システムLSI開発研究所
-
松田 吉雄
三菱電機システムLSI開発研究所
-
渡邊 直也
株式会社ルネサステクノロジ
-
吉村 勉
三菱電機システムLSI事業化推進センター
-
渡邊 直也
三菱電機USLI開発センター
-
諸岡 毅一
三菱電機USLI開発センター
-
兵三 正彦
三菱電機システムLSI事業化推進センター
-
熊野谷 正樹
三菱電機USLI開発センター
-
松田 吉雄
三菱電機システムlsi事業化推進センター
-
松田 吉雄
三菱電機株式会社 システムlsi事業化推進センター
-
吉村 勉
大阪工業大学
-
中瀬 泰伸
ルネサスエレクトロニクス
-
吉村 勉
大阪工業大学工学部電気電子システム工学科
関連論文
- H.264/AVC画面内予測符号化器の高速アルゴリズムとアーキテクチャ(計算機システム)
- 大域的輝度変化に対応したハードウェア実装が容易な高速オプティカルフロー演算(画像認識,コンピュータビジョン)
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- [招待論文] CGに適した機能を有する 286MHz、64ビット浮動小数点乗算器
- [招待論文] 高速浮動小数点加算器のための桁落ちシフト量予測回路の提案
- [招待論文] 新しいキャリーセレクト方式(MCS)を使った64ビットキャリールックアヘッドCMOS加算器
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- C-10-19 低インピーダンス整合技術を用いた高効率電力増幅器
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 800Mbps動作DDRメモリ対応DLLおよび90゜位相シフタ
- コントローラ内蔵CDRAMの開発[2] : アクティブプルアップ制御方式
- コントローラ内蔵CDRAMの開発[1] : リフレッシュ制御方式
- CPU直結型コントローラ内蔵 16M CDRAM
- 180MHz動作マルチプルレジスタ16MbシンクロナスDRAM
- C-2-36 F級及び逆F級HBT電力増幅器におけるIM3解析(C-2. マイクロ波A(能動デバイス), エレクトロニクス1)
- F級及び逆F級高周波増幅器の効率に関する研究(マイクロ波,ミリ波)
- C-10-4 HBT を用いた携帯電話用高効率増幅器における入力高調波整合の効果
- C-12-35 可逆計算による状態変化と断熱SRAMとの同等性(C-12.集積回路,一般セッション)
- C-12-30 実時間動領域抽出向けアフィン動きモデル推定VLSIプロセッサ(C-12.集積回路,一般セッション)
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- C-12-2 分散の係数からみたSRAMの書込みマージンの定義に関する検討(メモリ技術,C-12.集積回路,一般セッション)
- Cat-CVD法による表面パッシベーション膜を用いた高信頼度GaN HEMT(超高速・超高周波デバイス及びIC/一般)
- Cat-CVD法による表面パッシベーション膜を用いた高信頼度GaN HEMT(超高速・超高周波デバイス及びIC/一般)
- 動領域抽出を用いた車両検出・追跡の研究(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- 動領域抽出を用いた車両検出・追跡の研究(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- 動領域抽出を用いた車両検出・追跡の研究(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- オンチップ64Mb DRAM MPEG-2エンコーダのインプリメント手法
- C-12-48 線形位相比較器をもつCDR-PLLのプルインレンジとチャージポンプ電流ばらつきに関する一考察(C-12.集積回路,一般セッション)
- C-12-49 電圧制御型発振器(VCO)の高調波ノイズに対する応答の研究(C-12.集積回路,一般セッション)
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 76GHz帯ミリ波レーダー用低雑音ハーモニックミキサMMIC(ミリ波デバイス・回路・システム応用一般)
- 76GHz帯ミリ波レーダー用低雑音ハーモニックミキサMMIC(ミリ波デバイス・回路・システム応用一般)
- クロックサンプリング法を用いた200MHz Bit/Frame同期回路
- C-12-7 指数ゴロム符号の復号回路(C-12.集積回路,一般セッション)
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- C-2-8 F級及び逆F級増幅器を合成したDoherty増幅器の設計・試作(C-2. マイクロ波A(能動デバイス), エレクトロニクス1)
- ASSP向けVLIWコード圧縮技法
- ASSP向けVLIWコード圧縮技法
- ASSP向けVLIWコード圧縮技法
- 浮動小数点累乗演算器の高速化
- BiCMOSワイヤドOR論理
- C-12-16 デューティ比制御によるキャパシタ断熱充電技術(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- 改良型ABC-MT-CMOS回路を用いたスタンバイ電流0.9μAの低消費電力DSPコア
- 改良型ABC-MT-CMOS回路を用いたスタンバイ電流0.9μAの低消費電力DSPコア
- C-2-3 94GHz 帯4逓倍型ハーモニックミキサMMIC
- 94GHz帯4逓倍型ハーモニックミキサMMIC
- 94GHz帯4逓倍型ハーモニックミキサMMIC
- 画像用キャッシュDRAM
- SSTL_3インタフェースによる信号入力特性の改善
- SSTL_3インタフェースによる信号入力特性の改善
- 64ビット縮退テストモードを搭載した16MビットシンクロナスDRAM
- マルチプルレジスタ方式によるシンクロナスDRAMの180MHz読みだし動作
- ATMスイッチ用検索機能付きアドレスキュー
- ATMスイッチ用検索機能付きアドレスキュー
- 20Gb/s ATMスイッチのMCM化
- 集線形シェアドバッファATMスイッチLSIの開発
- 0.5μm CMOS技術による共通バッファ形ATMスイッチのLSI構成
- 共通バッファ形ATMスイッチ用検索機能付きアドレスキュー
- 集線形シェアドマルチバッファATMスイッチのアーキテクチャ
- ATM用検索機能付きアドレスキュー
- コンピュータシステムにおける最新メモリ動向
- ASICメモリ
- D-12-44 Haar-like特徴とアフィン動きモデル推定を用いた顔器官検出・追跡(D-12.パターン認識・メディア理解,一般セッション)
- 輝度変化にロバストな高速オプティカルフローアルゴリズムのFPGA実装
- CDR-PLLにおける周波数引き込みシミュレーションの解析(ポスター講演,学生・若手研究会)
- LC-VCOとリング型VCOのノイズ感度の比較および解析(ポスター講演,学生・若手研究会)
- C-12-50 任意タンクキャパシタ回路の断熱充電ステップ電圧の安定性(センサ、電源回路、デジタル,C-12.集積回路,一般セッション)
- グローバル動き補償にヘルマートモデルを用いた高フレームレート化(スマートパーソナルシステム,一般)
- VGA 131fpsアフィン動きモデル推定VLSIプロセッサ(画像・映像処理)
- C-12-45 デューティ比制御を用いた断熱充電による高効率蓄電回路の考察(C-12.集積回路,一般セッション)
- 伝達関数の計算によるADPLLの低位相雑音設計
- メタステープルを考慮したTDC回路の最適化およびADPLLの設計(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- 位相同期回路間における干渉ノイズのシミュレーション解析(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- メタステーブルを考慮したTDC回路の最適化およびADPLLの設計
- 位相同期回路間における干渉ノイズのシミュレーション解析
- C-12-29 断熱充電回路を用いた高効率エネルギー蓄電技術の開発(電源回路,C-12. 集積回路,一般セッション)
- 閉ループ制御を用いたISF感度解析の新しい手法の提案
- 位相比較器の非線形性を考慮したCDR-PLL回路のプルイン動作解析