相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
スポンサーリンク
概要
- 論文の詳細を見る
高速動作と低消費電力を実現する相補動作ハーフスイングバスを提案する。このアーキテクチャはデータの双方向転送を可能にし、従来の小振幅バスの信号本数が2倍になる問題点もない。0.5μm CMOSプロセスによるバス幅112ビット、容量84KビットのATMスイッチLSI用SRAMマクロに適用して、電源電圧3.3Vで200MHz動作を確認した。本アーキテクチャでは、クロストークは各信号線の動作マージンを増やす方向に働くことも確認した。シミュレーションにより、フルスイングバスと比較して最大動作電流を50%、同時スイッチングによるピーク電流を66%削減できることがわかった。
- 社団法人電子情報通信学会の論文
- 1997-10-16
著者
-
益子 耕一郎
三菱電機株式会社システムlsi事業化推進センター
-
中瀬 泰伸
三菱電機システムLSI開発研究所
-
岩部 睦
三菱電機エンジニアリングLSI設計センター
-
近藤 晴房
三菱電機システムLSI開発研究所
-
益子 耕一郎
三菱電機システムLSI開発研究所
-
松田 吉雄
三菱電機システムLSI開発研究所
-
徳田 健
三菱電機システムLSI開発研究所
-
徳田 健
三菱電機lsi研究所
-
松田 吉雄
三菱電機システムlsi事業化推進センター
-
中瀬 泰伸
ルネサスエレクトロニクス
-
岩部 睦
三菱電機エンジニアリング(株)lsi設計センター
関連論文
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- ボディ電圧制御型SOIゲートアレイを用いた0.5V 320MHz 8ビットMUX/DEMUX
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- ボディバイアス可変型SOI-CMOSドライバー回路
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- PHS用中間周波数処理LSI ( アナログ・アナデジLSIおよび一般)
- オンチップインダクタを用いた低歪みダウンミキサ回路
- [招待論文] CGに適した機能を有する 286MHz、64ビット浮動小数点乗算器
- [招待論文] 高速浮動小数点加算器のための桁落ちシフト量予測回路の提案
- [招待論文] 新しいキャリーセレクト方式(MCS)を使った64ビットキャリールックアヘッドCMOS加算器
- 電圧・温度補償されたAPD-ECL回路及びECLとCMOSの消費電力比較方法の提案
- 3.0Gb/s,272mW,8:1マルチプレクサ/4.1Gb/s,388mW,1:8デマルチプレクサ
- 電圧補償された低電圧動作バイポーラシリーズゲート回路
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 800Mbps動作DDRメモリ対応DLLおよび90゜位相シフタ
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- ディジタルフィルタリングによるテスト用アナログ波形の発生方法
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- ボディバイアス可変型SOI-CMOSドライバー回路
- ボディバイアス可変型SOI-CMOSドライバー回路
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- クロックサンプリング法を用いた200MHz Bit/Frame同期回路
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- BiCMOSワイヤドOR論理
- 可変遅延素子を用いた自己同期パイプライン
- データ駆動型プロセッサにおける相対アドレス方式の検討
- 64/256値QAMチャネルデコーダLSIの開発
- アーキテクチャ動向 ( マイクロプロセッサ 2.)
- 12ビット200kFLIPSのファジー推論プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 12ビット200kFLIPSのファジー推論プロセッサ
- VLSIにおけるビルトインセルフテスト技術の動向
- VLSI設計の新手法
- ATMスイッチ用検索機能付きアドレスキュー
- ATMスイッチ用検索機能付きアドレスキュー
- 20Gb/s ATMスイッチのMCM化
- 集線形シェアドバッファATMスイッチLSIの開発
- 0.5μm CMOS技術による共通バッファ形ATMスイッチのLSI構成
- 集線形シェアドマルチバッファATMスイッチのバッファサイズ評価
- 共通バッファ形ATMスイッチ用検索機能付きアドレスキュー
- 集線形シェアドマルチバッファATMスイッチのアーキテクチャ
- ATM用検索機能付きアドレスキュー
- ビルディングブロック方式による16ビットCPU用LSIの設計